找到约 5,063 条结果
www.eeworm.com
在本论文的目标实现部分模块FPGA的硬件设计，用Verilog完成了关键部分的设计。
2013-04-24 16:38:22
下载 93
查看 1,174
www.eeworm.com
基于MBOA提出的UWB物理层协议，本文用Verilog硬件语言实现了调制与解调结构，并用Modelsim做了时序验证。用Verilog编程实现的输出数据与Matlab生成的UWB建模的输出结果一致。
2013-07-29 23:00:01
下载 48
查看 1,180
www.eeworm.com
本章中的VerilogHDL程序都是我们自己为教学目的而编写的，全部程序在CADENCE公司的LWB (Logic Work Bench)环境下和 Mentor 公司的ModelSim 环境下用Verilog
2022-09-08 09:20:02
下载 6
查看 4,160
www.eeworm.com
在本论文的目标实现部分模块FPGA的硬件设计，用Verilog完成了关键部分的设计。
2023-10-04 16:40:02
下载 3
查看 9,648
www.eeworm.com
基于MBOA提出的UWB物理层协议，本文用Verilog硬件语言实现了调制与解调结构，并用Modelsim做了时序验证。用Verilog编程实现的输出数据与Matlab生成的UWB建模的输出结果一致。
2023-10-31 11:40:02
下载 5
查看 3,033
www.eeworm.com
在本论文的目标实现部分模块FPGA的硬件设计，用Verilog完成了关键部分的设计。
2024-03-16 07:40:02
下载 5
查看 5,935
www.eeworm.com
使用Verilog语言实现了本文提出的算法，并对算法进行了功能仿真。为了实现低成本，该算法采用了FPGA和SSRAM的硬件结构实现。
2013-04-24 16:38:22
下载 28
查看 1,211
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2013-06-24 00:40:01
下载 121
查看 1,222
www.eeworm.com
本论文中的主控制器采用Verilog HDL作为硬件描述语言，系统在QuartusⅡ，ModelSim和Synplify软件平台下开发，并在硬件上得到实现，达到了预期效果。
2013-07-21 02:00:01
下载 196
查看 1,222
www.eeworm.com
在理论研究和分析的基础上，提出模拟器的FPGA的设计与实现,以FPGA为平台，用verilog硬件语言实现了卫星信号的模拟，详细研究了基带模块的实现方法,包括C/A码产生模块，导航电文合成模块，码转换模块
2013-05-30 19:00:02
下载 119
查看 1,099
www.eeworm.com
基于这些理论知识，确定了OFDM低中频收发信机系统实现方案，并选择ALTERA公司的Cyclone<'TM>ⅡDE2教学评估板和DK-DAP-2C70N开发套件作为FPGA硬件平台，通过使用Verilog
2013-06-29 05:00:01
下载 75
查看 1,126
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2013-06-24 06:50:02
下载 59
查看 1,157
www.eeworm.com
在研究信号采样理论、多速率数字信号处理理论、滤波器设计理论、FPGA硬件数字算法等基础上，并结合实际应用要求，提出了适合于FPGA实现的数字化中频处理系统方案，对系统进行了仿真，验证了系统方案的可行性，然后通过Verilog
2013-07-19 07:30:01
下载 90
查看 1,111
www.eeworm.com
SystemC的寄存器传输级设计和SystemC的可综合语言子集，以及根据作者设计经历归结的RTL设计准则和经验；接口、端口和通道等SystemC行为建模实例——片上总线系统；SystemC与VHDL/Verilog
2014-11-29 12:06:02
下载 45
查看 1,363
www.eeworm.com
全书共分为3篇22章，第1篇为基础知识篇，简要介绍了CPLD/FPGA硬件结构知识、VHDL硬件编程语言、Verilog与SystemC编程、常用开发工具；第2篇为常用模块设计实例篇，通过14个模块设计实例
2022-09-08 09:30:02
下载 7
查看 9,830
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2023-06-26 23:10:03
下载 3
查看 1,931
www.eeworm.com
使用Verilog语言实现了本文提出的算法，并对算法进行了功能仿真。为了实现低成本，该算法采用了FPGA和SSRAM的硬件结构实现。
2023-09-28 22:20:01
下载 1
查看 5,333
www.eeworm.com
本文的主要工作有： 1)采用更高效的ME算法，不仅减少了逻辑单元的使用量，而且速度上也得到提高；2)用Verilog HDI，语言实现RS的译码，包括伽罗华(Galoias)域内的乘法除法器的设计，关键方程求解电路等等
2023-10-01 17:50:01
下载 10
查看 7,825
www.eeworm.com
在理论研究和分析的基础上，提出模拟器的FPGA的设计与实现,以FPGA为平台，用verilog硬件语言实现了卫星信号的模拟，详细研究了基带模块的实现方法,包括C/A码产生模块，导航电文合成模块，码转换模块
2023-10-03 01:10:01
下载 2
查看 1,479
www.eeworm.com
在理论研究和分析的基础上，提出模拟器的FPGA的设计与实现,以FPGA为平台，用verilog硬件语言实现了卫星信号的模拟，详细研究了基带模块的实现方法,包括C/A码产生模块，导航电文合成模块，码转换模块
2024-03-16 05:50:01
下载 8
查看 1,382