找到约 6,633 条结果
www.eeworm.com
双端口RAM的VHDL语言实现。完全在CPLD芯片上测试通过。可以实现对存储器读操作的同时对另外一个空间写操作
2015-10-15 00:22:01
下载 187
查看 1,189
www.eeworm.com
Patt的LC3 CPU VHDL源码,配合《计算机系统概论》一书学习效果更佳！
2013-12-21 07:19:08
下载 93
查看 1,272
www.eeworm.com
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。
2013-12-01 01:30:16
下载 94
查看 1,223
www.eeworm.com
数学函数的VHDL实现
2013-12-19 21:37:17
下载 182
查看 1,080
www.eeworm.com
用VHDL语言实现一个能显示时、分、秒的时钟：可分别进行时和分的手动校正；12小时、24小时计时制可选，12小时制时有上下午指示；当计时到预定时间（此时间可手动设置）时，扬声器发出闹铃信号，闹铃时间为10
2014-01-05 13:55:01
下载 47
查看 1,217
www.eeworm.com
实时软件组件-RTSC
在使用TI的开发工具CCS中，里面有几个重要的概念，一直不太清晰，RTSC是什么，XDCTool是什么？包是什么？
2022-09-17 05:40:02
下载 9
查看 6,665
www.eeworm.com
VHDL应用与开发实践 VHDL应用与开发实践
2023-12-13 19:20:01
下载 7
查看 5,351
www.eeworm.com
一个交通灯的vhdl语言实现 用 ＶＣ的 １．在指定的文件夹内查找某个文件 ２．获取系统文件夹的路径， 要求显示windows system temp 当前目录的路径 Ｃ语言 跳马问题：在
2014-01-18 01:59:16
下载 170
查看 1,091
www.eeworm.com
这是本人在Max plus2环境下用VHDL语言编的交通灯控制程序。做EDA课程设计的朋友可以下来参考参考。
2014-01-19 20:59:02
下载 190
查看 1,289
www.eeworm.com
VHDL100个例子,由于其他原因压缩包内只有93个,如果需要完整的请联系.从最简单的加法到最后的SPARC芯片的源描述.
2016-05-21 00:12:01
下载 106
查看 1,120
www.eeworm.com
自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA；
通过了仿真、运行。时间可以设置为随意的两位数.
2017-08-10 20:50:02
下载 39
查看 1,123
www.eeworm.com
Martin Fowler的贫血模型带来域建模的困惑，到底域模型应该是什么样？这是事关基于域模型驱动编程（MDA）实施质量问题。
2013-12-18 15:53:04
下载 143
查看 1,065
www.eeworm.com
CVS中文使用手册，CVS是什么就不用说了吧。这是个PDF格式的中文使用手册，希望对需要的朋友能有所帮助
2017-08-10 10:34:02
下载 130
查看 1,083
www.eeworm.com
VHDL 语言程序设计，包括VHDL各种源程序和仿真
2024-05-09 17:40:01
下载 2
查看 6,551
www.eeworm.com
摘要 探讨了IP 核的验证与测试的方法及其和 VHDL语言在 IC 设计中的应用 并给出了其在RISC8 框架 CPU 核中的下载实例．
2014-07-11 06:59:03
下载 92
查看 1,118
www.eeworm.com
用VHDL能进行正常的时、分、秒计时功能、分别有6个数码管显示24小时、60分钟、60秒钟的计数器显示。
2013-12-20 08:19:11
下载 197
查看 1,462
www.eeworm.com
利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。
关键词：半整数，可控分频器，VHDL, FPGA
2015-11-27 20:43:02
下载 183
查看 1,123
www.eeworm.com
基于VHDL程序设计电梯的状态机.共六层的电梯有16个输入.其中包括5个上升,5个下降和六个电梯内的控制部分.
2013-12-29 22:26:07
下载 140
查看 1,209
www.eeworm.com
Moore型状态机设计,基于VHDL.能够根据微处理器的读写周期,分别对应存储器输出写使能WE和读使能OE信号.
2013-12-19 07:02:05
下载 107
查看 1,560
www.eeworm.com
该论文阐述了用于硬件信号处理的基于4基数12点快速傅立叶变换的VHDL核的设计过程。
2014-01-23 20:02:27
下载 171
查看 1,082