找到约 5,359 条结果
www.eeworm.com

DES RTL code

DES source RTL verilog code
2025-01-17 01:40:01 下载 2 查看 233
www.eeworm.com

课程设计要求设计并用FPGA实现一个数字频率计

ΔF / F ≤ ±2 % 系统外部时钟: 1024Hz 测量波形: 方波 Vp-p = 3~5 V 硬件设备:Altera Flex10K10 五位数码管 LED发光二极管 编程语言:Verilog
2013-12-21 16:48:02 下载 189 查看 1,145
www.eeworm.com

本文首先讨论了以太网介质访问控制MAC的功能和工作过程。接着介绍了以太网MAC芯片的一种设计方案

据此可以用Verilog HDL或VHDL来加以描述,并进一步用FPCA或ASIC来加以实现,也可做成以太网MAC核.
2016-05-29 00:28:01 下载 184 查看 1,071
www.eeworm.com

一种用于浮点DSP的流水线结构DMA设计

· 摘要:  本文提出了一种用于32位浮点DSP处理器的改进型DMA结构.采用两级数据流水线结构,外设与内部存储器的数据传输速率比原来提高了一倍.使用verilog HDL语言对其进行编码和仿真
2024-06-03 10:20:02 下载 10 查看 8,477
www.eeworm.com

基于FPGA数据采集

对于数字视频的采集 基于FPGA的HDL语言编写的数字采集,数字的存储
2025-06-02 13:20:02 下载 5 查看 2,906
www.eeworm.com

卫斯里的科幻大做《奇门》

卫斯里的科幻大做《奇门》,带你去认识一扇神秘的门,它的后面是什么样的世界呢?会给通过者带来什么样的经历呢
2013-12-22 19:26:08 下载 152 查看 1,058
www.eeworm.com

Microsoft.Net常见问题集锦(DotNet面试题汇总)

Microsoft.Net常见问题集锦(DotNet面试题汇总)

一、 Microsoft.Net 平台基础 . 6
1、 GC是什么? 为什么要有GC? . 6

2024-01-01 21:30:01 下载 9 查看 2,747
www.eeworm.com

网络通讯程序SOCKET API源代码

示例网络通讯程序代码采用vc++编程示例 当有多个工作站时,如何判断是那一个工作站,并且是什么消息。
2024-11-18 23:30:01 下载 7 查看 7,294
www.eeworm.com

CCFL INVERTER 原理及应用


CCFL的全称就是Cold Cathode Fluorescent Lamp 冷阴极荧光灯管
CCFL的作用是什么
2013-11-09 00:04:01 下载 76 查看 1,088
www.eeworm.com

劲舞外挂

呵呵,本人以前玩的想在这找点代码,为了拿VIP帐号下载代码研究看看,不是什么代码,对你们没用的。只为了开通VIP帐号
2017-08-12 00:08:02 下载 40 查看 1,042
www.eeworm.com

Matlab_simulink在FPGA设计中的应用

matlab与FPGA结合使用 利用SIMULINK构建模块转换成HDL文件在FPGA中使用
2024-05-01 16:10:01 下载 6 查看 2,614
www.eeworm.com

时钟

时钟,信号灯verilog for FPGA
2014-12-08 18:54:02 下载 159 查看 1,057
www.eeworm.com

IEEE_Std_1364-2005_VerilogHDL

IEEE Standard for Verilog Hardware Description Language
2023-02-21 20:20:02 下载 10 查看 9,314
www.eeworm.com

8051core(vlog) RTL

MCU IP Core RISC RTL(verilog)
2024-01-19 14:20:01 下载 9 查看 295
www.eeworm.com

QUICKLOGIC QUICKWORKS 9.8.4

同时,QuickWorks 9.8还包括的新的功能有:集成Precision Synthesis 综合工具:VHDL和Verilog综合可对QuickLogic器件进行优化,为RTL和FPGA设计提供内置的电路图观察功能
2023-04-16 18:10:03 下载 6 查看 3,900
www.eeworm.com

使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG

使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG,一个堆栈寄存器STACK。存储器寻址粒度为字节。
2013-12-11 11:14:03 下载 129 查看 2,255
www.eeworm.com

暂时没有好的C资料了

暂时没有好的C资料了,先上传一本VERILOG书籍吧,verilog golden中文版,很不错的,欢迎下载
2014-01-11 22:37:09 下载 178 查看 1,027
www.eeworm.com

FPGA

北航夏宇闻verilog讲稿ppt 名师讲堂 让你快速学会fpga-Wen Yu Xia Beihang ppt teacher verilog script allows you to quickl
2023-12-08 11:20:01 下载 2 查看 3,308
www.eeworm.com

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟

Verilog HDL语言实现
2017-01-30 10:33:01 下载 38 查看 2,092
www.eeworm.com

电梯控制电路

电梯控制电路,用verilog
2015-01-29 00:04:01 下载 144 查看 1,054
‹ 上一页 1 ... 181 182 183 184 185 186 187 188 189 190 191 ... 268 下一页 ›