找到约 5,556 条结果
www.eeworm.com

这是一有很好价值的verilog教程,本人就因此获意非浅,再次贡献给大家,希望大家有所帮助.

这是一有很好价值的verilog教程,本人就因此获意非浅,再次贡献给大家,希望大家有所帮助.
2016-06-19 20:38:01 下载 60 查看 1,063
www.eeworm.com

lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现

lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现
2014-10-29 06:15:44 下载 178 查看 1,124
www.eeworm.com

16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！

16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！
2016-11-26 00:21:01 下载 50 查看 1,055
www.eeworm.com

一个并行转串行的verilog源程序,可以讲12位并行数据转换为一个串行数据

一个并行转串行的verilog源程序,可以讲12位并行数据转换为一个串行数据
2014-01-06 05:44:09 下载 93 查看 1,617
www.eeworm.com

使用Basys2开发板，Verilog语言，外接PS2键盘，来实现电子琴的发音及歌曲演奏.rar

使用Basys2开发板，Verilog语言，外接PS2键盘，来实现电子琴的发音及歌曲演奏.rar

2022-06-28 00:30:02 下载 3 查看 8,002

www.eeworm.com

所用语言是Verilog HDL. 主要用在加法器的设计中。

所用语言是Verilog HDL. 主要用在加法器的设计中。
2015-05-02 00:56:02 下载 135 查看 2,151
www.eeworm.com

我收藏的北京大学的verilog的PPT,希望对大家有用,这是1-9章,随后上传剩下的

我收藏的北京大学的verilog的PPT,希望对大家有用,这是1-9章,随后上传剩下的
2014-11-24 09:07:04 下载 192 查看 1,110
www.eeworm.com

曼码解码的Verilog代码.可以多平台运行,此是第一部分,共四部分.

曼码解码的Verilog代码.可以多平台运行,此是第一部分,共四部分.
2015-08-19 00:43:01 下载 179 查看 1,116
www.eeworm.com

用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真

用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真
2013-12-14 21:04:03 下载 22 查看 1,180
www.eeworm.com

采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!

采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
2016-03-20 20:17:02 下载 91 查看 1,115
www.eeworm.com

异步复位同步释放的复位信号处理逻辑代码.Verilog编写!很好用.在EP1C6Q240上调试成功.

异步复位同步释放的复位信号处理逻辑代码.Verilog编写!很好用.在EP1C6Q240上调试成功.
2014-01-24 06:24:16 下载 199 查看 1,650
www.eeworm.com

包括VHDL及Verilog版本。可用途JPEG及MEPG压缩算法。

包括VHDL及Verilog版本。可用途JPEG及MEPG压缩算法。
2013-11-25 10:44:06 下载 181 查看 1,099
www.eeworm.com

本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。

本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。
2013-12-27 10:26:01 下载 183 查看 1,119
www.eeworm.com

代码风格有两层含义：其一是Verilog的代码书写习惯；另一个则是对于一特定电路

代码风格有两层含义：其一是Verilog的代码书写习惯；另一个则是对于一特定电路，用哪一种形式的语言描述，才能将电路描述得更准确，综合以后产生的电路更为合理
2013-12-23 05:44:23 下载 21 查看 1,087
www.eeworm.com

IIC 接口EEPROM 存取实验（verilog实现） 按动开发板键盘某个键 CPLD 将拨码开关的数据写入EEPROM 的某个地址

IIC 接口EEPROM 存取实验（verilog实现） 按动开发板键盘某个键 CPLD 将拨码开关的数据写入EEPROM 的某个地址，按动另 外一个键，将刚写入的数据读回CPLD，并在数码管上显示
2013-12-24 01:34:01 下载 20 查看 1,130
www.eeworm.com

3955步进电机的驱动的cpld的verilog程序,经过测试,可以在ISPLEVER下调试,包括总线的译码等.非常完整

3955步进电机的驱动的cpld的verilog程序,经过测试,可以在ISPLEVER下调试,包括总线的译码等.非常完整
2014-11-24 06:30:02 下载 38 查看 1,271
www.eeworm.com

包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8

包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051
2013-12-21 02:00:06 下载 78 查看 1,651
www.eeworm.com

利用XC9572－PQ44（Xilinx CPLD）制作的一款家用防盗报警器的Verilog源代码及原理图

利用XC9572－PQ44（Xilinx CPLD）制作的一款家用防盗报警器的Verilog源代码及原理图，当房门打开后，15秒内若没有按下Key1,则会自动拨打设定手机号（当然，要另连接一台手机）
2013-12-21 19:44:07 下载 24 查看 1,095
www.eeworm.com

FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和数码管显示

FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和8位LED数码管显示的QUARTUS II 12.0工程文件，包括完整的设计文件.V源码，可以做为你的学习及设计参考

2022-01-30 04:30:01 下载 8 查看 9,556
www.eeworm.com

verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型

verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型


//`timescale 1ns/1ps

module I2C_slv

2022-02-03 22:30:02 下载 14 查看 6,041
‹ 上一页 1 ... 170 171 172 173 174 175 176 177 178 179 180 ... 278 下一页 ›