找到约 5,359 条结果
www.eeworm.com
一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.
2014-12-21 21:33:04
下载 28
查看 1,148
www.eeworm.com
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
2016-01-26 00:13:01
下载 64
查看 1,229
www.eeworm.com
清华在大学出版社出版
J.Bhasker著孙海平翻译的一本的VERILOG书籍
2016-03-09 10:13:02
下载 85
查看 1,108
www.eeworm.com
CRC校验并行实现,Verilog源码.8位数据输入,实现速度快,适用与各种类型的器件.
2016-04-13 20:33:02
下载 97
查看 1,273
www.eeworm.com
电话计费器的verilog实现。基于fpga的电话计费器实现。完成拨打电话自动计费的功能
2016-05-10 00:17:02
下载 125
查看 1,301
www.eeworm.com
DDS发生器NIOS .c文件,在NIOSII中可以配合Verilog代码生成的自定义外设产生DDS信号
2013-12-28 15:55:07
下载 34
查看 1,098
www.eeworm.com
RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通
2016-12-28 20:35:01
下载 86
查看 1,071
www.eeworm.com
·IEEE Std 1364-2001 Standard Verilog hardware description language
2023-04-28 18:20:03
下载 1
查看 1,476
www.eeworm.com
·这是课程说明：EE178 is a class for students interested in designing synchronous digital circuits using Xilinx FPGA devices as the prototyping medium. EE178 is a hands-on lab class where students will comple
2024-08-08 08:00:02
下载 8
查看 6,351
www.eeworm.com
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器
2013-04-24 16:38:40
下载 173
查看 1,142
www.eeworm.com
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
2023-02-24 08:30:02
下载 10
查看 9,720
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->集成电路_计算机硬件描述语言VHDL高等教程.rar
2023-06-03 06:00:02
下载 1
查看 1,031
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL硬件描述语言 497页 2.3M e文 PDF版.pdf
2024-07-27 12:40:01
下载 7
查看 6,320
www.eeworm.com
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器
2014-03-30 12:22:13
下载 93
查看 11,031
www.eeworm.com
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
2014-03-30 12:22:14
下载 79
查看 6,083
www.eeworm.com
梦想世界社区，我修改的无错版，为了看看是什么东西，不过现在还是不知道是什么东西，总之 哎
2013-12-31 11:18:01
下载 70
查看 1,035
www.eeworm.com
ADF4350/1系列是什么？
2013-12-27 08:45:10
下载 182
查看 1,050
www.eeworm.com
FPGA的逻辑资源，好比乐高的积木，要组合乐高就是需要工具，那Verilog HDL就是FPGA建模的工具。
2015-03-22 13:01:05
下载 2
查看 136
www.eeworm.com
采用Verilog HDL语言分剐实现了FIR数字滤波器的改进的串行结构、
并行结构以及DA结构，并在ModelSim仿真验证平台中仿真了实现设计。
2015-12-22 15:40:10
下载 1
查看 75
www.eeworm.com
本文利用Verilog HDL语言在FPGA上实现IC总线的规范，又简要介绍了Quartus Ⅱ设计环境和设计方法，以及FPGA的设计流程。在此基础上，重点介绍了I
2023-06-11 19:50:07
下载 3
查看 2,365