找到约 5,359 条结果
www.eeworm.com
sd卡spi接口的verilog程序，quartus2,全部调好能已经应用于SD卡模块
2022-11-23 14:40:02
下载 6
查看 4,517
www.eeworm.com
该文档为Verilog实现奇数和偶数分频器和半整数及任意小数分频器程序介绍，不错的文档
2022-12-15 20:10:02
下载 1
查看 2,462
www.eeworm.com
VCS 是编译型Verilog 模拟器，它完全支持OVI 标准的Verilog HDL 语言、PLI 和SDF。
VCS 具有目前行业中最高的模拟性能，其出色的内存管理能力足以支持千万门级的AS
2023-10-23 02:50:01
下载 10
查看 893
www.eeworm.com
可编程逻辑器件CPLD 体积小功能强大, Verilog HDL 语言简练,设计思想、电路结
构和逻辑关系清晰,本文着重介绍使用Verilog 设计CPLD 实现双屏显示液晶控制器的功能。
2024-03-03 07:30:02
下载 1
查看 1,996
www.eeworm.com
60秒秒表设计，可暂停和分段计数等，所有功能是利用verilog HDL来描述，最后下载到CPLD/FPGA才能运行。
2017-06-08 20:54:01
下载 109
查看 1,558
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL 与数字电路设计.rar
2024-12-01 03:00:02
下载 9
查看 6,223
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言及其应用 156页.pdf
2024-12-21 11:20:01
下载 9
查看 1,293
www.eeworm.com
通过这个实验，掌握采用Verilog HDL 语言编程实
现按键控制LED 亮灭及按键消抖方法。
2025-04-11 03:30:04
下载 1
查看 9,743
www.eeworm.com
该文档为基于FPGA的数字时钟的设计讲解文档，
在QuartusⅡ开发环境下，用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字
时钟．通过将设计代码下载到
2022-09-08 03:00:02
下载 7
查看 8,018
www.eeworm.com
华为内部的FPGA设计培训教程，详细阐述了设计流程图、Verilog HDL设计、逻辑仿真、逻辑综合。对大家的学习一定有帮助的。
2013-08-08 08:30:01
下载 120
查看 1,190
www.eeworm.com
华为内部的FPGA设计培训教程，详细阐述了设计流程图、Verilog HDL设计、逻辑仿真、逻辑综合。对大家的学习一定有帮助的。
2017-06-01 20:37:01
下载 197
查看 1,211
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->数字电路设计与VerilogHDL.pdf
2023-05-28 16:20:03
下载 4
查看 8,649
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL_与数字电路设计.pdf
2024-10-02 13:10:02
下载 6
查看 6,883
www.eeworm.com
It
is designed to support both Verilog-HDL and VHDL.
2016-04-03 20:24:02
下载 44
查看 1,074
www.eeworm.com
第1 章 体系结构
第1 问:
Q:请问在初始化CPU 堆栈的时候一开始在执行mov r0, LR 这句指令时处理器是什么模式
A:复位后的模式,即管理模式.
2013-12-30 01:13:01
下载 79
查看 1,089
www.eeworm.com
FPGA开发板上写的Verilog代码：\r\n功能是从电脑端发送一个字节，然后把它接收回来。\r\n
2013-08-15 11:30:01
下载 107
查看 1,112
www.eeworm.com
利用FPGA实现浮点运算的verilog代码
希望能够给需要做这方面研究的同仁有所帮助
2013-12-22 00:44:02
下载 152
查看 1,124
www.eeworm.com
一个verilog语言描写的同步fifo,包括:Fifo using declared registers for storage和Fifo using (model of) standard memory
2015-12-15 20:21:01
下载 49
查看 1,066
www.eeworm.com
符合8051协议规范的UART的Verilog源代码.该压缩包是一个modelsim的工程.
2014-07-09 01:59:03
下载 163
查看 1,089
www.eeworm.com
采用VERILOG 语言进行设计 实现32位浮点数乘法运算 结果已经验证过 放心使用
2013-12-27 03:26:02
下载 33
查看 1,223