找到约 5,359 条结果
www.eeworm.com
串口实验，很好用，我还有verilog HDL
VHDL CPLD
EPM1270
源代码
2013-12-24 21:43:07
下载 197
查看 1,059
www.eeworm.com
8位乘8位的流水线乘法器，采用Verilog hdl编写
2014-01-26 15:38:11
下载 77
查看 1,052
www.eeworm.com
i2c总线模拟，verilog hdl编写的总线模拟控制程序
2014-01-10 10:28:14
下载 133
查看 1,038
www.eeworm.com
基于FPGA的I2C总线模拟，采用verilog HDL语言编写。
2022-10-07 05:10:01
下载 1
查看 5,739
www.eeworm.com
FPGA硬件可编程语言verilog HDL初级入门语言，适用于初级学者
2023-09-22 18:00:01
下载 10
查看 7,009
www.eeworm.com
Verilog 黄金参考指南是Verilog 硬件描述语言及其语法语义合并以及将它应用到硬件设计的一个
简明的快速参考指南
2016-11-25 10:29:01
下载 109
查看 1,081
www.eeworm.com
本電子檔為 verilog cookbook,包含了通訊,影像,DSP等重要常用之verilog編碼,可作為工程師與初學者的參考手冊
2013-12-19 15:16:04
下载 165
查看 1,107
www.eeworm.com
大型嵌入式设备FPGA程序，verilog HDL语言，实现DLL和PCM码流分流。
2013-09-06 14:00:02
下载 32
查看 1,071
www.eeworm.com
大型嵌入式设备FPGA程序，verilog HDL语言，实现DLL和PCM码流分流。
2015-06-11 20:22:02
下载 85
查看 1,058
www.eeworm.com
基于FPGA的电子密码锁的设计，内有Verilog HDL源码和各仿真图像
2016-09-06 20:02:02
下载 175
查看 1,093
www.eeworm.com
I2C控制器的源代码，Verilog HDL语言编写，可以直接调用
2016-10-03 00:24:01
下载 147
查看 1,068
www.eeworm.com
verilog HDL语言实现的rs编码器，可以扩展，只需做简单的修改
2025-02-28 15:10:01
下载 2
查看 8,118
www.eeworm.com
多功能数字钟设计
一、设计任务：
（一）主体功能
用HDL设计一个多功能数字钟，包含以下主要功能：
1.计时及校时，时间可以24小时制或12小时制显示
2.日历：显示年月日星期，及设定设定功能
2013-12-31 15:32:07
下载 100
查看 1,151
www.eeworm.com
This application note provides a functional des cription of VHDL and
Verilog source code for a
2013-07-04 02:30:01
下载 108
查看 1,082
www.eeworm.com
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示
2013-08-28 23:30:01
下载 52
查看 1,197
www.eeworm.com
本文介绍了使用verilog语言进行硬件设计的一些基本技巧
2015-03-15 00:39:01
下载 66
查看 1,102
www.eeworm.com
推荐下载,verilog状态机实例.体现了流水线思想的应用
2014-01-25 17:22:01
下载 53
查看 1,102
www.eeworm.com
很好的VERILOG入门教程!个人感觉比Philip Moorby那本容易看懂
2015-05-17 00:56:01
下载 40
查看 1,456
www.eeworm.com
这个是用VERILOG做的一个8位功能很弱的CPU
2014-11-23 15:05:02
下载 71
查看 1,118
www.eeworm.com
verilog 编程
有测试文档
基于查表结构实现 离散余弦变换dct
来源：opencores
2013-12-09 03:07:08
下载 61
查看 1,175