找到约 5,063 条结果
www.eeworm.com
RTL 异步数据传送模块 用verilog HDL 语言描述 输入为八比特数据
RTL 异步数据传送模块
用verilog HDL 语言描述
输入为八比特数据，执行操作后异步每比特输出。
www.eeworm.com
用verilog设计的FIR滤波器。滤波器需要很快的处理速度
用verilog设计的FIR滤波器。滤波器需要很快的处理速度，所以采用了wallace树算法，超前进位加法器等等
www.eeworm.com
基于VHDL（verilog）语言的UART的设计与实现。全面模仿AVR的UART功能
基于VHDL（verilog）语言的UART的设计与实现。全面模仿AVR的UART功能，与AVR直接实现接口调试。资料全面完整。
www.eeworm.com
精通Verilog HDL：IC设计核心技术实例详解 377页 56.9M.pdf
可编程逻辑器件相关专辑 96册 1.77G
精通Verilog HDL：IC设计核心技术实例详解 377页 56.9M.pdf
精通Verilog HDL：IC设计核心技术实例详解 377页 56.9M.pdf
www.eeworm.com
FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明 使用 FPGA
FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。
www.eeworm.com
AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.
AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.0完整工程文件,可以做为的设计参考。
www.eeworm.com
关于SPI串口的内核实现（分别使用verilog和vhdl语言描述的）
关于SPI串口的内核实现（分别使用verilog和vhdl语言描述的），适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
www.eeworm.com
串口uart的vhdl，verilog，lattic实现原码，逻辑设计的参考资料.zip
资料->【B】电子技术->【B5】通信技术->【1】通信协议->【串口】（UART、RS232、RS485）->串口uart的vhdl，verilog，lattic实现原码，逻辑设计的参考资料.zip
www.eeworm.com
FPGA开发板配套Verilog代码，芯片为Mars EP1C6F
FPGA开发板配套Verilog代码，芯片为Mars EP1C6F
www.eeworm.com
中文版Verilog HDL简明教程 第1章 简介 第2章 HDL指南 第3章 Verilog语言要素 第4章 表 达 式 第5章 门电平模型化
中文版Verilog HDL简明教程
第1章 简介
第2章 HDL指南
第3章 Verilog语言要素
第4章 表 达 式
第5章 门电平模型化
www.eeworm.com
本文目标 如何使用本教程 正则表达式到底是什么？ 入门 测试正则表达式 元字符 字符转义 重复 字符类 反义 替换 分组 后向引用 零宽断言 负
本文目标
如何使用本教程
正则表达式到底是什么？
www.eeworm.com
对 CAN 是什么、CAN 的特征、标准规格下的位置分布等、CAN 的概要及 CAN 的协议进行了说明。
对 CAN 是什么、CAN 的特征、标准规格下的位置分布等、CAN 的概要及 CAN 的协议进行了说明。