找到约 5,063 条结果
www.eeworm.com
用verilog HDL产生正弦阶梯波。加da即可输出正弦波
2014-01-17 14:09:01
下载 92
查看 1,161
www.eeworm.com
本代码使用verilog编写了CORDIC数字计算机的设计
2016-08-27 00:30:01
下载 87
查看 1,067
www.eeworm.com
<Verilog HDL 语言编程》
RS(204,188)译码器的设计
2013-11-30 01:43:01
下载 69
查看 1,082
www.eeworm.com
FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用，验证通过，工程环境为Altera Quartus II
2014-01-09 06:58:09
下载 56
查看 1,207
www.eeworm.com
dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过.
2016-09-20 00:43:02
下载 111
查看 1,077
www.eeworm.com
dp_xiliux 的 CPLD Verilog设计实验,串口演示.代码测试通过.
2013-11-30 22:21:17
下载 80
查看 1,092
www.eeworm.com
用verilog语言编写的4位算术逻辑单元ALU,功能参考74181，包含.v文件以及测试用.vwf文件
2016-09-28 20:25:02
下载 143
查看 1,335
www.eeworm.com
针对串行存储器M25P80应用的verilog程序
2013-12-16 00:57:04
下载 103
查看 1,067
www.eeworm.com
针对串行存储器M25P80应用的verilog程序
2014-10-13 08:30:02
下载 139
查看 1,056
www.eeworm.com
You can design your own traffic sign by using Verilog.
2016-10-12 10:36:01
下载 109
查看 1,124
www.eeworm.com
用CASE实现4选1数据选择器 很实用 运用VERILOG
2013-12-20 21:02:04
下载 155
查看 1,174
www.eeworm.com
用VERILOG语言实现，功能强大。
2014-01-13 09:03:12
下载 107
查看 1,117
www.eeworm.com
精通verilog HDL语言编程源码之1--常用加法器设计
2014-12-03 12:50:01
下载 83
查看 1,090
www.eeworm.com
精通verilog HDL语言编程源码之2--常用乘法器设计
2014-11-28 00:08:01
下载 114
查看 1,127
www.eeworm.com
xilinx fpga 做VGA驱动信号的Verilog原代码,ise版本9.2,
2017-01-02 10:09:02
下载 64
查看 1,102
www.eeworm.com
IEEE STD 1364-1995 Verilog file: iir_par.v.
2013-12-23 01:26:04
下载 194
查看 1,059
www.eeworm.com
一个用verilog编写的总线仲裁程序。多个设备共享总线，不同设备的优先级是变化的，保证每个设备都有公平的使用总线的机会。
2014-11-21 21:25:02
下载 28
查看 1,170
www.eeworm.com
xilinx提供的verilog_uart源码,适合做串口的人学习
2013-12-20 22:07:08
下载 66
查看 1,068
www.eeworm.com
verilog_hdl语言的PS2控制程序代码
2014-12-08 18:15:01
下载 174
查看 1,041
www.eeworm.com
it is a verilog code written for traffic light controller will synthesize in xinlix ise 8.2i.i have
2017-03-22 20:51:02
下载 22
查看 1,125