找到约 5,556 条结果
www.eeworm.com

GPS中C/A码产生简单的Verilog逻辑产生

GPS中C/A码产生简单的Verilog逻辑产生
2017-03-29 10:14:01 下载 179 查看 1,081
www.eeworm.com

Verilog实现的SHA256/SHA512算法

Verilog实现的SHA256/SHA512算法,已仿真和验证
2014-01-17 14:02:17 下载 148 查看 1,255
www.eeworm.com

三段式Verilog的IDE程序

三段式Verilog的IDE程序,但只有DMA部分,需要自己添加PIO的代码
2014-01-04 16:37:01 下载 191 查看 1,036
www.eeworm.com

Verilog实现的电子时钟显示器

Verilog实现的电子时钟显示器,可以显示24小时制的时间
2014-01-11 00:53:01 下载 87 查看 1,067
www.eeworm.com

sram读模块基于FPGA的实现 verilog源代码

sram读模块基于FPGA的实现 verilog源代码
2014-01-06 05:24:01 下载 150 查看 1,175
www.eeworm.com

ep2c5 实现 逻辑门 verilog语言

ep2c5 实现 逻辑门 verilog语言,quartus 2 仿真
2017-06-18 10:59:02 下载 180 查看 1,048
www.eeworm.com

verilog实现的数字跑表 精确到10ms

verilog实现的数字跑表 精确到10ms
2014-01-27 03:26:13 下载 27 查看 1,065
www.eeworm.com

verilog实现的1024位的大数模逆算法

verilog实现的1024位的大数模逆算法,引入RAM作为数据通道
2014-01-22 07:52:01 下载 95 查看 1,102
www.eeworm.com

verilog_HDL的卡梅隆大学讲义 很有启发 英文

verilog_HDL的卡梅隆大学讲义 很有启发 英文
2017-06-21 00:11:02 下载 112 查看 1,048
www.eeworm.com

H.264标准解码器全部verilog源码

H.264标准解码器全部verilog源码,包括帧内、帧间、变换编码、熵编码、滤波等所有模块
2013-12-25 09:23:08 下载 139 查看 1,172
www.eeworm.com

三星SDRAM的verilog模型的完整源码

三星SDRAM的verilog模型的完整源码
2013-12-30 00:03:15 下载 30 查看 1,078
www.eeworm.com

Verilog-HDL程序设计实用教程收集

Verilog-HDL程序设计实用教程收集,内容丰富,设计技巧多样。
2017-06-22 20:44:02 下载 117 查看 1,059
www.eeworm.com

verilog实现的epp与sram通信的程序

verilog实现的epp与sram通信的程序
2014-11-02 13:15:01 下载 144 查看 1,100
www.eeworm.com

采用Verilog语言实现了8255A的功能

采用Verilog语言实现了8255A的功能,并下载到了FPGA上进行了验证
2017-07-03 20:21:01 下载 195 查看 1,068
www.eeworm.com

红绿灯Verilog程序 很好很好 很有用的

红绿灯Verilog程序 很好很好 很有用的
2014-01-20 07:22:01 下载 29 查看 1,175
www.eeworm.com

This is OVM 2.0 source code .Very useful for developing system verilog Env

This is OVM 2.0 source code .Very useful for developing system verilog Env
2017-07-12 00:53:02 下载 152 查看 1,098
www.eeworm.com

使用Verilog实现基于FPGA的SDRAM控制器

使用Verilog实现基于FPGA的SDRAM控制器
2014-01-02 05:04:01 下载 117 查看 1,120
www.eeworm.com

移位运算器SHIFTER 使用Verilog HDL 语言编写

移位运算器SHIFTER 使用Verilog HDL 语言编写,其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路,在J钟信号到来时状态产生变化, CLK 为其时钟脉冲。
2014-01-16 17:58:11 下载 86 查看 1,113
www.eeworm.com

verilog写的仿ARM7的代码

verilog写的仿ARM7的代码,在opencore上,现在被撤掉了
2014-01-14 12:27:01 下载 172 查看 1,069
www.eeworm.com

基于verilog的时钟定时器的硬件实现

基于verilog的时钟定时器的硬件实现,可以实现时钟定时报时功能
2017-07-18 20:52:02 下载 124 查看 1,120
‹ 上一页 1 ... 116 117 118 119 120 121 122 123 124 125 126 ... 278 下一页 ›