找到约 792 条结果
www.eeworm.com
凤芯Ⅲ主频要求200Mhz，片外存储器则选用了DDR400以满足带宽需求。DDR时序比较复杂，特别是数据通路，一直是设计师最大的麻烦。而在FPGA验证上很多工程师都不能确保验证的充分性。
2024-04-05 21:10:01
下载 9
查看 3,998
www.eeworm.com
DRAM应用及DDR3 介紹..............................................
2025-03-12 12:10:01
下载 5
查看 4,677
www.eeworm.com
你问你我是什么,我也不知道,你看看吧
2014-01-22 18:41:12
下载 40
查看 1,088
www.eeworm.com
销售是什么？让你成为一名合格的销售人才
2013-12-29 02:59:08
下载 114
查看 1,067
www.eeworm.com
一个有关于ajax的应用示例是什么 样子的
2017-04-28 20:18:01
下载 62
查看 1,109
www.eeworm.com
这份详尽的电子原理图采用Protel 99 SE格式设计，适用于电路设计与分析。无论您是初学者还是经验丰富的工程师，这份资源都将为您提供宝贵的参考价值。它涵盖了从基本组件布局到复杂信号处理的所有细节，确保您的项目能够顺利进行。立即免费下载，获取完整的电路设计方案！
2025-12-09 21:28:57
下载 1
查看 31
www.eeworm.com
MIG生成的DDR2相关的代码
2013-11-12 02:24:01
下载 173
查看 1,099
www.eeworm.com
MIG生成的DDR2相关的代码
2013-10-12 18:36:01
下载 63
查看 1,084
www.eeworm.com
ddr2控制器一些源码，控制时序及怎样通过嵌入式cpu来进行控制的实例
2015-09-07 20:35:01
下载 46
查看 1,054
www.eeworm.com
Xilinx DDR2存储器接口调试代码，主频167Mhz，嵌入了CHIPSCORP代码。
2016-06-27 20:40:02
下载 124
查看 1,049
www.eeworm.com
基于FPGA的DDR2控制程序，用verilog编写的。
2014-01-27 15:48:11
下载 173
查看 1,059
www.eeworm.com
DDR2 SDRAM 控制器的FPGA实现
2014-01-14 13:37:12
下载 38
查看 1,111
www.eeworm.com
针对在xilinx平台上应用DDR3时，总结的一些设计和仿真经验，讲解配备图文。
2016-11-08 14:36:52
下载 2
查看 73
www.eeworm.com
DDR5规范：JESD79-DDR5 Proposed Rev0.5c
2021-11-30 14:00:01
下载 10
查看 2,550
www.eeworm.com
DDR2_协议规范_JESD79-2F
DDR的规范和协议，是英文版，非常详细。
请放心下载。
2022-11-12 04:00:02
下载 3
查看 4,952
www.eeworm.com
嵌入式DDR（Double Data Rate，双数据速率）设计是含DDR的嵌入式硬件设计中最重要和最核心的部分。
2023-02-02 08:20:02
下载 7
查看 2,763
www.eeworm.com
ALLEGRO_约束规则设置步骤_DDR_为例，图文并茂，步骤详细。
2023-02-02 09:00:02
下载 4
查看 9,515
www.eeworm.com
本文比较各种读写分离方法优劣点及使用场合，通过分析DDR3读写时序的特点，利用ODT及读写前导码的时序关系，使用力科示波器特有的级联Cascaded触发功能，提出一种较为新颖的DDR3的读写分离的眼图测试方法
2023-02-18 19:10:02
下载 2
查看 1,580
www.eeworm.com
很有用的文档-介绍Ddr3 的走线结构及绕线规则
2023-02-23 05:20:03
下载 6
查看 4,387
www.eeworm.com
主要演示了基于OMAP-L138的DDR2的存储实现源代码，适合初学者
2023-03-29 07:50:03
下载 3
查看 1,359