📄 fpgawrite.tan.rpt
字号:
; N/A ; None ; -4.680 ns ; fpgatodff1[7] ; data1[7]~reg0 ; clk ;
; N/A ; None ; -4.841 ns ; en ; data2[5]~reg0 ; clk ;
; N/A ; None ; -4.841 ns ; en ; data2[6]~reg0 ; clk ;
; N/A ; None ; -4.841 ns ; en ; data2[7]~reg0 ; clk ;
; N/A ; None ; -4.841 ns ; en ; data2[8]~reg0 ; clk ;
; N/A ; None ; -4.841 ns ; en ; data2[9]~reg0 ; clk ;
; N/A ; None ; -4.841 ns ; en ; data2[10]~reg0 ; clk ;
; N/A ; None ; -4.841 ns ; en ; data2[11]~reg0 ; clk ;
; N/A ; None ; -4.841 ns ; en ; data2[12]~reg0 ; clk ;
; N/A ; None ; -4.841 ns ; en ; data2[13]~reg0 ; clk ;
; N/A ; None ; -4.841 ns ; en ; data3[2]~reg0 ; clk ;
; N/A ; None ; -4.920 ns ; fpgatodff4[14] ; data4[14]~reg0 ; clk ;
; N/A ; None ; -5.740 ns ; en ; data4[6]~reg0 ; clk ;
; N/A ; None ; -5.740 ns ; en ; data4[7]~reg0 ; clk ;
; N/A ; None ; -5.740 ns ; en ; data4[8]~reg0 ; clk ;
; N/A ; None ; -5.740 ns ; en ; data4[9]~reg0 ; clk ;
; N/A ; None ; -5.740 ns ; en ; data4[10]~reg0 ; clk ;
; N/A ; None ; -5.740 ns ; en ; data4[11]~reg0 ; clk ;
; N/A ; None ; -5.740 ns ; en ; data4[12]~reg0 ; clk ;
; N/A ; None ; -5.740 ns ; en ; data4[13]~reg0 ; clk ;
; N/A ; None ; -5.740 ns ; en ; data4[14]~reg0 ; clk ;
; N/A ; None ; -5.740 ns ; en ; data4[15]~reg0 ; clk ;
; N/A ; None ; -6.512 ns ; en ; data0[10]~reg0 ; clk ;
; N/A ; None ; -6.512 ns ; en ; data0[11]~reg0 ; clk ;
; N/A ; None ; -6.512 ns ; en ; data0[12]~reg0 ; clk ;
; N/A ; None ; -6.512 ns ; en ; data0[13]~reg0 ; clk ;
; N/A ; None ; -6.512 ns ; en ; data0[14]~reg0 ; clk ;
; N/A ; None ; -6.512 ns ; en ; data0[15]~reg0 ; clk ;
; N/A ; None ; -6.512 ns ; en ; data1[0]~reg0 ; clk ;
; N/A ; None ; -6.512 ns ; en ; data1[1]~reg0 ; clk ;
; N/A ; None ; -6.512 ns ; en ; data1[2]~reg0 ; clk ;
; N/A ; None ; -6.512 ns ; en ; data2[15]~reg0 ; clk ;
; N/A ; None ; -6.637 ns ; en ; data1[3]~reg0 ; clk ;
; N/A ; None ; -6.637 ns ; en ; data1[4]~reg0 ; clk ;
; N/A ; None ; -6.637 ns ; en ; data1[5]~reg0 ; clk ;
; N/A ; None ; -6.637 ns ; en ; data1[6]~reg0 ; clk ;
; N/A ; None ; -6.637 ns ; en ; data1[7]~reg0 ; clk ;
; N/A ; None ; -6.637 ns ; en ; data1[8]~reg0 ; clk ;
; N/A ; None ; -6.637 ns ; en ; data1[9]~reg0 ; clk ;
; N/A ; None ; -6.637 ns ; en ; data1[10]~reg0 ; clk ;
; N/A ; None ; -6.637 ns ; en ; data1[11]~reg0 ; clk ;
; N/A ; None ; -6.637 ns ; en ; data3[0]~reg0 ; clk ;
; N/A ; None ; -7.611 ns ; en ; data3[12]~reg0 ; clk ;
; N/A ; None ; -7.611 ns ; en ; data3[13]~reg0 ; clk ;
; N/A ; None ; -7.611 ns ; en ; data3[14]~reg0 ; clk ;
; N/A ; None ; -7.611 ns ; en ; data3[15]~reg0 ; clk ;
; N/A ; None ; -7.611 ns ; en ; data4[0]~reg0 ; clk ;
; N/A ; None ; -7.611 ns ; en ; data4[1]~reg0 ; clk ;
; N/A ; None ; -7.611 ns ; en ; data4[2]~reg0 ; clk ;
; N/A ; None ; -7.611 ns ; en ; data4[3]~reg0 ; clk ;
; N/A ; None ; -7.611 ns ; en ; data4[4]~reg0 ; clk ;
; N/A ; None ; -7.611 ns ; en ; data4[5]~reg0 ; clk ;
; N/A ; None ; -8.724 ns ; en ; data0[0]~reg0 ; clk ;
; N/A ; None ; -8.724 ns ; en ; data0[1]~reg0 ; clk ;
; N/A ; None ; -8.724 ns ; en ; data0[2]~reg0 ; clk ;
; N/A ; None ; -8.724 ns ; en ; data0[3]~reg0 ; clk ;
; N/A ; None ; -8.724 ns ; en ; data0[4]~reg0 ; clk ;
; N/A ; None ; -8.724 ns ; en ; data0[5]~reg0 ; clk ;
; N/A ; None ; -8.724 ns ; en ; data0[6]~reg0 ; clk ;
; N/A ; None ; -8.724 ns ; en ; data0[7]~reg0 ; clk ;
; N/A ; None ; -8.724 ns ; en ; data0[8]~reg0 ; clk ;
; N/A ; None ; -8.724 ns ; en ; data0[9]~reg0 ; clk ;
; N/A ; None ; -8.754 ns ; en ; data2[14]~reg0 ; clk ;
; N/A ; None ; -8.754 ns ; en ; data3[3]~reg0 ; clk ;
; N/A ; None ; -8.754 ns ; en ; data3[4]~reg0 ; clk ;
; N/A ; None ; -8.754 ns ; en ; data3[5]~reg0 ; clk ;
; N/A ; None ; -8.754 ns ; en ; data3[6]~reg0 ; clk ;
; N/A ; None ; -8.754 ns ; en ; data3[7]~reg0 ; clk ;
; N/A ; None ; -8.754 ns ; en ; data3[8]~reg0 ; clk ;
; N/A ; None ; -8.754 ns ; en ; data3[9]~reg0 ; clk ;
; N/A ; None ; -8.754 ns ; en ; data3[10]~reg0 ; clk ;
; N/A ; None ; -8.754 ns ; en ; data3[11]~reg0 ; clk ;
; N/A ; None ; -10.154 ns ; en ; data1[12]~reg0 ; clk ;
; N/A ; None ; -10.154 ns ; en ; data1[13]~reg0 ; clk ;
; N/A ; None ; -10.154 ns ; en ; data1[14]~reg0 ; clk ;
; N/A ; None ; -10.154 ns ; en ; data1[15]~reg0 ; clk ;
; N/A ; None ; -10.154 ns ; en ; data2[0]~reg0 ; clk ;
; N/A ; None ; -10.154 ns ; en ; data2[1]~reg0 ; clk ;
; N/A ; None ; -10.154 ns ; en ; data2[2]~reg0 ; clk ;
; N/A ; None ; -10.154 ns ; en ; data2[3]~reg0 ; clk ;
; N/A ; None ; -10.154 ns ; en ; data2[4]~reg0 ; clk ;
; N/A ; None ; -10.154 ns ; en ; data3[1]~reg0 ; clk ;
+---------------+-------------+------------+----------------+----------------+----------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
Info: Processing started: Fri Jun 09 10:34:10 2006
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off fpgawrite -c fpgawrite --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "data1[12]~reg0" (data pin = "en", clock pin = "clk") is 10.206 ns
Info: + Longest pin to register delay is 13.131 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_53; Fanout = 80; PIN Node = 'en'
Info: 2: + IC(10.795 ns) + CELL(0.867 ns) = 13.131 ns; Loc. = LC_X33_Y20_N5; Fanout = 1; REG Node = 'data1[12]~reg0'
Info: Total cell delay = 2.336 ns ( 17.79 % )
Info: Total interconnect delay = 10.795 ns ( 82.21 % )
Info: + Micro setup delay of destination is 0.037 ns
Info: - Shortest clock path from clock "clk" to destination register is 2.962 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 80; CLK Node = 'clk'
Info: 2: + IC(0.782 ns) + CELL(0.711 ns) = 2.962 ns; Loc. = LC_X33_Y20_N5; Fanout = 1; REG Node = 'data1[12]~reg0'
Info: Total cell delay = 2.180 ns ( 73.60 % )
Info: Total interconnect delay = 0.782 ns ( 26.40 % )
Info: tco from clock "clk" to destination pin "data0[3]" through register "data0[3]~reg0" is 7.831 ns
Info: + Longest clock path from clock "clk" to source register is 2.910 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 80; CLK Node = 'clk'
Info: 2: + IC(0.730 ns) + CELL(0.711 ns) = 2.910 ns; Loc. = LC_X34_Y8_N0; Fanout = 1; REG Node = 'data0[3]~reg0'
Info: Total cell delay = 2.180 ns ( 74.91 % )
Info: Total interconnect delay = 0.730 ns ( 25.09 % )
Info: + Micro clock to output delay of source is 0.224 ns
Info: + Longest register to pin delay is 4.697 ns
Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X34_Y8_N0; Fanout = 1; REG Node = 'data0[3]~reg0'
Info: 2: + IC(2.573 ns) + CELL(2.124 ns) = 4.697 ns; Loc. = PIN_163; Fanout = 0; PIN Node = 'data0[3]'
Info: Total cell delay = 2.124 ns ( 45.22 % )
Info: Total interconnect delay = 2.573 ns ( 54.78 % )
Info: th for register "data4[4]~reg0" (data pin = "fpgatodff4[4]", clock pin = "clk") is -1.302 ns
Info: + Longest clock path from clock "clk" to destination register is 2.910 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 80; CLK Node = 'clk'
Info: 2: + IC(0.730 ns) + CELL(0.711 ns) = 2.910 ns; Loc. = LC_X34_Y1_N0; Fanout = 1; REG Node = 'data4[4]~reg0'
Info: Total cell delay = 2.180 ns ( 74.91 % )
Info: Total interconnect delay = 0.730 ns ( 25.09 % )
Info: + Micro hold delay of destination is 0.015 ns
Info: - Shortest pin to register delay is 4.227 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_153; Fanout = 1; PIN Node = 'fpgatodff4[4]'
Info: 2: + IC(2.449 ns) + CELL(0.309 ns) = 4.227 ns; Loc. = LC_X34_Y1_N0; Fanout = 1; REG Node = 'data4[4]~reg0'
Info: Total cell delay = 1.778 ns ( 42.06 % )
Info: Total interconnect delay = 2.449 ns ( 57.94 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 1 warning
Info: Processing ended: Fri Jun 09 10:34:11 2006
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -