time.hier_info

用VHDL开发的数字钟资料 完整的实验代码

|time
clk => a[3].CLK
clk => a[2].CLK
clk => a[1].CLK
clk => a[0].CLK
clk => b[3].CLK
clk => b[2].CLK
clk => b[1].CLK
clk => b[0].CLK
clk => cmin.CLK
rst => a[3].ACLR
rst => a[2].ACLR
rst => a[1].ACLR
rst => a[0].ACLR
rst => b[3].ACLR
rst => b[2].ACLR
rst => b[1].ACLR
rst => b[0].ACLR
rst => c[3].ACLR
rst => c[2].ACLR
rst => c[1].ACLR
rst => c[0].ACLR
rst => d[3].ACLR
rst => d[2].ACLR
rst => d[1].ACLR
rst => d[0].ACLR
rst => e[3].ACLR
rst => e[2].ACLR
rst => e[1].ACLR
rst => e[0].ACLR
rst => f[3].ACLR
rst => f[2].ACLR
rst => f[1].ACLR
rst => f[0].ACLR
rst => cmin.ENA
rst => chour.ENA
en => chour~4.OUTPUTSELECT
en => cmin~4.OUTPUTSELECT
en => a[3].ENA
en => a[2].ENA
en => a[1].ENA
en => a[0].ENA
en => b[3].ENA
en => b[2].ENA
en => b[1].ENA
en => b[0].ENA
en => c[3].ENA
en => c[2].ENA
en => c[1].ENA
en => c[0].ENA
en => d[3].ENA
en => d[2].ENA
en => d[1].ENA
en => d[0].ENA
en => f[0].ENA
en => e[3].ENA
en => e[2].ENA
en => e[1].ENA
en => e[0].ENA
en => f[3].ENA
en => f[2].ENA
en => f[1].ENA
s[0] <= a[0].DB_MAX_OUTPUT_PORT_TYPE
s[1] <= a[1].DB_MAX_OUTPUT_PORT_TYPE
s[2] <= a[2].DB_MAX_OUTPUT_PORT_TYPE
s[3] <= a[3].DB_MAX_OUTPUT_PORT_TYPE
s1[0] <= b[0].DB_MAX_OUTPUT_PORT_TYPE
s1[1] <= b[1].DB_MAX_OUTPUT_PORT_TYPE
s1[2] <= b[2].DB_MAX_OUTPUT_PORT_TYPE
s1[3] <= b[3].DB_MAX_OUTPUT_PORT_TYPE
m[0] <= c[0].DB_MAX_OUTPUT_PORT_TYPE
m[1] <= c[1].DB_MAX_OUTPUT_PORT_TYPE
m[2] <= c[2].DB_MAX_OUTPUT_PORT_TYPE
m[3] <= c[3].DB_MAX_OUTPUT_PORT_TYPE
m1[0] <= d[0].DB_MAX_OUTPUT_PORT_TYPE
m1[1] <= d[1].DB_MAX_OUTPUT_PORT_TYPE
m1[2] <= d[2].DB_MAX_OUTPUT_PORT_TYPE
m1[3] <= d[3].DB_MAX_OUTPUT_PORT_TYPE
h[0] <= e[0].DB_MAX_OUTPUT_PORT_TYPE
h[1] <= e[1].DB_MAX_OUTPUT_PORT_TYPE
h[2] <= e[2].DB_MAX_OUTPUT_PORT_TYPE
h[3] <= e[3].DB_MAX_OUTPUT_PORT_TYPE
h1[0] <= f[0].DB_MAX_OUTPUT_PORT_TYPE
h1[1] <= f[1].DB_MAX_OUTPUT_PORT_TYPE
h1[2] <= f[2].DB_MAX_OUTPUT_PORT_TYPE
h1[3] <= f[3].DB_MAX_OUTPUT_PORT_TYPE