compare.v.bak

来自「verilog hdl经典例程」· BAK 代码 · 共 5 行

module compare(equal,a,b)
input a,b;
output equal;
assign equal=(a==b)?1:0;
endmodule