hsad.fit.rpt

基于FPGA数据采集系统

+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; clk      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; DACclk   ; Output   ; --            ; --            ; --                    ; --  ;
; ADCclk   ; Output   ; --            ; --            ; --                    ; --  ;
; adin[0]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adin[1]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adin[2]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adin[3]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adin[4]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adin[5]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adin[6]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adin[7]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; daout[0] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; daout[1] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; daout[2] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; daout[3] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; daout[4] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; daout[5] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; daout[6] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; daout[7] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; adin[0]             ;                   ;         ;
; adin[1]             ;                   ;         ;
; adin[2]             ;                   ;         ;
; adin[3]             ;                   ;         ;
; adin[4]             ;                   ;         ;
; adin[5]             ;                   ;         ;
; adin[6]             ;                   ;         ;
; adin[7]             ;                   ;         ;
; daout[0]            ;                   ;         ;
; daout[1]            ;                   ;         ;
; daout[2]            ;                   ;         ;
; daout[3]            ;                   ;         ;
; daout[4]            ;                   ;         ;
; daout[5]            ;                   ;         ;
; daout[6]            ;                   ;         ;
; daout[7]            ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------+
; Interconnect Usage Summary                      ;
+----------------------------+--------------------+
; Interconnect Resource Type ; Usage              ;
+----------------------------+--------------------+
; C4s                        ; 0 / 8,840 ( 0 % )  ;
; Direct links               ; 0 / 11,506 ( 0 % ) ;
; Global clocks              ; 0 / 8 ( 0 % )      ;
; LAB clocks                 ; 0 / 156 ( 0 % )    ;
; LUT chains                 ; 0 / 2,619 ( 0 % )  ;
; Local interconnects        ; 0 / 11,506 ( 0 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )    ;
; R4s                        ; 0 / 7,520 ( 0 % )  ;
+----------------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                       ;
+--------------------------------------------------------------------------------+------------+
; Name                                                                           ; Value      ;
+--------------------------------------------------------------------------------+------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff         ;
; Mid Wire Use - Fit Attempt 1                                                   ; 0          ;
; Mid Slack - Fit Attempt 1                                                      ; 2147483639 ;
; Internal Atom Count - Fit Attempt 1                                            ; 1          ;
; LE/ALM Count - Fit Attempt 1                                                   ; 1          ;
; LAB Count - Fit Attempt 1                                                      ; 1          ;
; Outputs per Lab - Fit Attempt 1                                                ; 0.000      ;
; Inputs per LAB - Fit Attempt 1                                                 ; 0.000      ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.000      ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:1        ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:1        ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:1        ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:1        ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:1        ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:1        ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:1        ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:1        ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:1        ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:1        ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:1        ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:1        ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:1        ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:1        ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:1        ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:1        ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:1        ;
; LEs in Chains - Fit Attempt 1                                                  ; 0          ;
; LEs in Long Chains - Fit Attempt 1                                             ; 0          ;
; LABs with Chains - Fit Attempt 1                                               ; 0          ;