📄 liid.merge.rpt
字号:
; Top ; NOT Gate Push-Back ; OFF ; ; ;
; Top ; Power-Up Level ; LOW ; ; ;
; Top ; SUPPRESS_DA_RULE_INTERNAL ; D101 ; ; ;
; Top ; SUPPRESS_DA_RULE_INTERNAL ; D103 ; ; ;
; Top ; SUPPRESS_DA_RULE_INTERNAL ; C106 ; ; ;
; Top ; SUPPRESS_DA_RULE_INTERNAL ; R105 ; ; ;
; Top ; Auto ROM Replacement ; OFF ; ; ;
; Top ; NOT Gate Push-Back ; OFF ; ; CLR_SIGNAL ;
; Top ; Remove Redundant Logic Cells ; OFF ; ; ;
; Top ; Ignore LCELL Buffers ; OFF ; ; ;
; Top ; Power-Up Level ; LOW ; ; CLR_SIGNAL ;
; Top ; SUPPRESS_DA_RULE_INTERNAL ; A103,C102,C101 ; ; ;
; Top ; SUPPRESS_DA_RULE_INTERNAL ; C106 ; ; hub_tdo_reg ;
; Top ; NOT Gate Push-Back ; ON ; ; modified_post_count[0] ;
; Top ; NOT Gate Push-Back ; ON ; ; modified_post_count[1] ;
; Top ; NOT Gate Push-Back ; ON ; ; modified_post_count[2] ;
; Top ; NOT Gate Push-Back ; ON ; ; modified_post_count[3] ;
; Top ; NOT Gate Push-Back ; ON ; ; modified_post_count[4] ;
; Top ; NOT Gate Push-Back ; ON ; ; modified_post_count[5] ;
; Top ; NOT Gate Push-Back ; ON ; ; modified_post_count[6] ;
; Top ; NOT Gate Push-Back ; ON ; ; modified_post_count[7] ;
; Top ; SUPPRESS_DA_RULE_INTERNAL ; a101 ; ; ;
; Top ; SUPPRESS_DA_RULE_INTERNAL ; s102 ; ; ;
; Top ; SUPPRESS_DA_RULE_INTERNAL ; s103 ; ; ;
; Top ; Disable Message ; 17048 ; ; altera_auto_signaltap_0_clk_signaltap_lcell ;
; Top ; Disable Message ; 17048 ; ; altera_auto_signaltap_0_cs1_signaltap_lcell ;
; Top ; Disable Message ; 17048 ; ; altera_auto_signaltap_0_cs2_signaltap_lcell ;
; Top ; Disable Message ; 17048 ; ; altera_auto_signaltap_0_cs4_signaltap_lcell ;
; Top ; Disable Message ; 17048 ; ; altera_auto_signaltap_0_cs5_signaltap_lcell ;
; Top ; Remove Redundant Logic Cells ; off ; ; altera_auto_signaltap_0_clk_signaltap_lcell ;
; Top ; Remove Redundant Logic Cells ; off ; ; altera_auto_signaltap_0_cs1_signaltap_lcell ;
; Top ; Remove Redundant Logic Cells ; off ; ; altera_auto_signaltap_0_cs2_signaltap_lcell ;
; Top ; Remove Redundant Logic Cells ; off ; ; altera_auto_signaltap_0_cs4_signaltap_lcell ;
; Top ; Remove Redundant Logic Cells ; off ; ; altera_auto_signaltap_0_cs5_signaltap_lcell ;
; Top ; Ignore LCELL Buffers ; off ; ; altera_auto_signaltap_0_clk_signaltap_lcell ;
; Top ; Ignore LCELL Buffers ; off ; ; altera_auto_signaltap_0_cs1_signaltap_lcell ;
; Top ; Ignore LCELL Buffers ; off ; ; altera_auto_signaltap_0_cs2_signaltap_lcell ;
; Top ; Ignore LCELL Buffers ; off ; ; altera_auto_signaltap_0_cs4_signaltap_lcell ;
; Top ; Ignore LCELL Buffers ; off ; ; altera_auto_signaltap_0_cs5_signaltap_lcell ;
; Top ; Virtual Pin for Signal Tap ; on ; ; altera_auto_signaltap_0_clk_ae ;
; Top ; Virtual Pin for Signal Tap ; on ; ; altera_auto_signaltap_0_cs1_ae ;
; Top ; Virtual Pin for Signal Tap ; on ; ; altera_auto_signaltap_0_cs2_ae ;
; Top ; Virtual Pin for Signal Tap ; on ; ; altera_auto_signaltap_0_cs4_ae ;
; Top ; Virtual Pin for Signal Tap ; on ; ; altera_auto_signaltap_0_cs5_ae ;
; Top ; Partition Import File Name ; ; ; ;
; Top ; Partition Last Imported File Name ; ; ; ;
; Top ; Partition Hierarchy ; autos_3e92b2e5d298f5cf757a393f7655ccd81 ; ; sld_signaltap:auto_signaltap_0 ;
; Top ; Partition netlist type ; SOURCE ; ; ;
; Top ; Color of the partition when displayed in various tools ; 2105567 ; ; ;
; Top ; Partition Import File Name ; ; ; ;
; Top ; Import assignments ; On ; ; ;
; Top ; Import existing assignments ; REPLACE_CONFLICTING ; ; ;
; Top ; Import existing LogicLock regions ; REPLACE_CONFLICTING ; ; ;
; Top ; Import pin assignments ; On ; ; ;
; Top ; Promote assignments to all instances of the imported entity ; On ; ; ;
; Top ; Partition Last Imported File Name ; ; ; ;
; Top ; Partition type ; INCR_SIGNALTAP_PARTITION ; ; ;
; Top ; Partition Hierarchy ; sldhu_30e344a040fd07e1533c49de5f2d67d1 ; ; sld_hub:sld_hub_inst ;
; Top ; Partition netlist type ; SOURCE ; ; ;
; Top ; Color of the partition when displayed in various tools ; 2154272 ; ; ;
; Top ; Partition Import File Name ; ; ; ;
; Top ; Import assignments ; On ; ; ;
; Top ; Import existing assignments ; REPLACE_CONFLICTING ; ; ;
; Top ; Import existing LogicLock regions ; REPLACE_CONFLICTING ; ; ;
; Top ; Import pin assignments ; On ; ; ;
; Top ; Promote assignments to all instances of the imported entity ; On ; ; ;
; Top ; Partition Last Imported File Name ; ; ; ;
; Top ; Partition type ; INCR_SIGNALTAP_PARTITION ; ; ;
; Top ; PowerPlay Power Optimization ; NORMAL_COMPILATION ; ; ;
; Top ; PowerPlay Power Optimization ; NORMAL_COMPILATION ; ; ;
+-----------+-------------------------------------------------------------+-----------------------------------------+------+---------------------------------------------+
+-----------------------------------------------------+
; Partition Merge Resource Usage Summary ;
+---------------------------------------------+-------+
; Resource ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements ; 780 ;
; ; ;
; Total combinational functions ; 561 ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 237 ;
; -- 3 input functions ; 133 ;
; -- <=2 input functions ; 191 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 494 ;
; -- arithmetic mode ; 67 ;
; ; ;
; Total registers ; 780 ;
; -- Dedicated logic registers ; 780 ;
; -- I/O registers ; 0 ;
; ; ;
; Virtual pins ; 5 ;
; I/O pins ; 46 ;
; Total memory bits ; 8192 ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 473 ;
; Total fan-out ; 4703 ;
; Average fan-out ; 3.28 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -