📄 led.sim.rpt
字号:
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[13] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[13] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[13] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[13] ; sout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[12] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[12] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[12] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[12] ; sout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[11] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[11] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[11] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[11] ; sout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[10] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[10] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[10] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[10] ; sout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[9] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[9] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[9] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[9] ; sout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[8] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; sout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[7] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; sout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[6] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; sout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[5] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; sout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[4] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; sout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[3] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1] ; cout ;
; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |Led|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage ;
+--------------------------------------------------------------------------+---------------------------------------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+--------------------------------------------------------------------------+---------------------------------------------------------------------+------------------+
; |Led|count[15] ; |Led|count[15] ; regout ;
; |Led|count[14] ; |Led|count[14] ; regout ;
; |Led|count[13] ; |Led|count[13] ; regout ;
; |Led|count[12] ; |Led|count[12] ; regout ;
; |Led|count[11] ; |Led|count[11] ; regout ;
; |Led|count[10] ; |Led|count[10] ; regout ;
; |Led|count[9] ; |Led|count[9] ; regout ;
; |Led|count[8] ; |Led|count[8] ; regout ;
; |Led|count[7] ; |Led|count[7] ; regout ;
; |Led|count[6] ; |Led|count[6] ; regout ;
; |Led|count[5] ; |Led|count[5] ; regout ;
; |Led|count[4] ; |Led|count[4] ; regout ;
; |Led|count[3] ; |Led|count[3] ; regout ;
; |Led|count[2] ; |Led|count[2] ; regout ;
; |Led|DipSwitch_flop1 ; |Led|DipSwitch_flop1 ; regout ;
; |Led|Led~0 ; |Led|Led~0 ; out ;
; |Led|Led~4 ; |Led|Led~4 ; out ;
; |Led|DipSwitch_flop2 ; |Led|DipSwitch_flop2 ; regout ;
; |Led|Led[3] ; |Led|Led[3] ; regout ;
; |Led|DipSwitch ; |Led|DipSwitch ; out ;
; |Led|Led_inv[2] ; |Led|Led_inv[2] ; pin_out ;
; |Led|Led_inv[3] ; |Led|Led_inv[3] ; pin_out ;
; |Led|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0 ; |Led|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0 ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|datab_node[0] ; |Led|lpm_add_sub:Add1|addcore:adder|datab_node[0] ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|_~1 ; |Led|lpm_add_sub:Add1|addcore:adder|_~1 ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|_~2 ; |Led|lpm_add_sub:Add1|addcore:adder|_~2 ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|datab_node[3]~1 ; |Led|lpm_add_sub:Add1|addcore:adder|datab_node[3]~1 ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|datab_node[3] ; |Led|lpm_add_sub:Add1|addcore:adder|datab_node[3] ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|datab_node[2] ; |Led|lpm_add_sub:Add1|addcore:adder|datab_node[2] ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|datab_node[1] ; |Led|lpm_add_sub:Add1|addcore:adder|datab_node[1] ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~1 ; |Led|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~1 ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|_~4 ; |Led|lpm_add_sub:Add1|addcore:adder|_~4 ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|_~5 ; |Led|lpm_add_sub:Add1|addcore:adder|_~5 ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|_~6 ; |Led|lpm_add_sub:Add1|addcore:adder|_~6 ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|_~7 ; |Led|lpm_add_sub:Add1|addcore:adder|_~7 ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|_~10 ; |Led|lpm_add_sub:Add1|addcore:adder|_~10 ; out0 ;
; |Led|lpm_add_sub:Add1|addcore:adder|_~13 ; |Led|lpm_add_sub:Add1|addcore:adder|_~13 ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0 ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0 ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[0] ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[0] ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0 ; |Led|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0 ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0] ; |Led|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0] ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|_~0 ; |Led|lpm_add_sub:Add0|addcore:adder|_~0 ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|_~1 ; |Led|lpm_add_sub:Add0|addcore:adder|_~1 ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|_~2 ; |Led|lpm_add_sub:Add0|addcore:adder|_~2 ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|_~3 ; |Led|lpm_add_sub:Add0|addcore:adder|_~3 ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[16]~1 ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[16]~1 ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[16] ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[16] ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[15] ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[15] ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[14] ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[14] ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[13] ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[13] ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[12] ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[12] ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[11] ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[11] ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[10] ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[10] ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[9] ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[9] ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[8] ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[8] ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[7] ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[7] ; out0 ;
; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[6] ; |Led|lpm_add_sub:Add0|addcore:adder|datab_node[6] ; out0 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -