usb2_v.hier_info

USB2_V例子工程是一个FPGA数据通过USB2.0传输到PC机的示例.

|USB2_V
sloe <= usb_port:inst.sloe_n
clk => usb_port:inst.clk
clk => usb2_test:inst1.clk
reset => usb_port:inst.reset
reset => usb2_test:inst1.reset
fifo_full => usb_port:inst.fifo_full_n
slrd <= usb_port:inst.slrd_n
slwr <= usb_port:inst.slwr_n
PKTEND <= <VCC>
fd[0] <= usb_port:inst.FD[0]
fd[1] <= usb_port:inst.FD[1]
fd[2] <= usb_port:inst.FD[2]
fd[3] <= usb_port:inst.FD[3]
fd[4] <= usb_port:inst.FD[4]
fd[5] <= usb_port:inst.FD[5]
fd[6] <= usb_port:inst.FD[6]
fd[7] <= usb_port:inst.FD[7]
fd[8] <= usb_port:inst.FD[8]
fd[9] <= usb_port:inst.FD[9]
fd[10] <= usb_port:inst.FD[10]
fd[11] <= usb_port:inst.FD[11]
fd[12] <= usb_port:inst.FD[12]
fd[13] <= usb_port:inst.FD[13]
fd[14] <= usb_port:inst.FD[14]
fd[15] <= usb_port:inst.FD[15]
fifoadr[0] <= usb_port:inst.fifoadr[0]
fifoadr[1] <= usb_port:inst.fifoadr[1]


|USB2_V|usb_port:inst
clk => ~NO_FANOUT~
reset => ~NO_FANOUT~
read_n => ~NO_FANOUT~
write_n => slwr_n.DATAIN
writedata[0] => FD[0].DATAIN
writedata[1] => FD[1].DATAIN
writedata[2] => FD[2].DATAIN
writedata[3] => FD[3].DATAIN
writedata[4] => FD[4].DATAIN
writedata[5] => FD[5].DATAIN
writedata[6] => FD[6].DATAIN
writedata[7] => FD[7].DATAIN
writedata[8] => FD[8].DATAIN
writedata[9] => FD[9].DATAIN
writedata[10] => FD[10].DATAIN
writedata[11] => FD[11].DATAIN
writedata[12] => FD[12].DATAIN
writedata[13] => FD[13].DATAIN
writedata[14] => FD[14].DATAIN
writedata[15] => FD[15].DATAIN
fifo_full_n => ~NO_FANOUT~
fifo_empty_n => ~NO_FANOUT~
fifoadr[0] <= <VCC>
fifoadr[1] <= <VCC>
slwr_n <= write_n.DB_MAX_OUTPUT_PORT_TYPE
FD[0] <= writedata[0].DB_MAX_OUTPUT_PORT_TYPE
FD[1] <= writedata[1].DB_MAX_OUTPUT_PORT_TYPE
FD[2] <= writedata[2].DB_MAX_OUTPUT_PORT_TYPE
FD[3] <= writedata[3].DB_MAX_OUTPUT_PORT_TYPE
FD[4] <= writedata[4].DB_MAX_OUTPUT_PORT_TYPE
FD[5] <= writedata[5].DB_MAX_OUTPUT_PORT_TYPE
FD[6] <= writedata[6].DB_MAX_OUTPUT_PORT_TYPE
FD[7] <= writedata[7].DB_MAX_OUTPUT_PORT_TYPE
FD[8] <= writedata[8].DB_MAX_OUTPUT_PORT_TYPE
FD[9] <= writedata[9].DB_MAX_OUTPUT_PORT_TYPE
FD[10] <= writedata[10].DB_MAX_OUTPUT_PORT_TYPE
FD[11] <= writedata[11].DB_MAX_OUTPUT_PORT_TYPE
FD[12] <= writedata[12].DB_MAX_OUTPUT_PORT_TYPE
FD[13] <= writedata[13].DB_MAX_OUTPUT_PORT_TYPE
FD[14] <= writedata[14].DB_MAX_OUTPUT_PORT_TYPE
FD[15] <= writedata[15].DB_MAX_OUTPUT_PORT_TYPE
readdata[0] <= <GND>
readdata[1] <= <GND>
readdata[2] <= <GND>
readdata[3] <= <GND>
readdata[4] <= <GND>
readdata[5] <= <GND>
readdata[6] <= <GND>
readdata[7] <= <GND>
readdata[8] <= <GND>
readdata[9] <= <GND>
readdata[10] <= <GND>
readdata[11] <= <GND>
readdata[12] <= <GND>
readdata[13] <= <GND>
readdata[14] <= <GND>
readdata[15] <= <GND>
sloe_n <= <VCC>
slrd_n <= <VCC>
read_done <= <GND>
write_done <= <GND>


|USB2_V|usb2_test:inst1
clk => cnt2[15].CLK
clk => cnt2[14].CLK
clk => cnt2[13].CLK
clk => cnt2[12].CLK
clk => cnt2[11].CLK
clk => cnt2[10].CLK
clk => cnt2[9].CLK
clk => cnt2[8].CLK
clk => cnt2[7].CLK
clk => cnt2[6].CLK
clk => cnt2[5].CLK
clk => cnt2[4].CLK
clk => cnt2[3].CLK
clk => cnt2[2].CLK
clk => cnt2[1].CLK
clk => cnt2[0].CLK
clk => start.CLK
clk => dataout[15]~reg0.CLK
clk => dataout[14]~reg0.CLK
clk => dataout[13]~reg0.CLK
clk => dataout[12]~reg0.CLK
clk => dataout[11]~reg0.CLK
clk => dataout[10]~reg0.CLK
clk => dataout[9]~reg0.CLK
clk => dataout[8]~reg0.CLK
clk => dataout[7]~reg0.CLK
clk => dataout[6]~reg0.CLK
clk => dataout[5]~reg0.CLK
clk => dataout[4]~reg0.CLK
clk => dataout[3]~reg0.CLK
clk => dataout[2]~reg0.CLK
clk => dataout[1]~reg0.CLK
clk => dataout[0]~reg0.CLK
clk => write_n_r.CLK
clk => step~0.IN1
reset => start.PRESET
reset => cnt2[0].ACLR
reset => cnt2[1].ACLR
reset => cnt2[2].ACLR
reset => cnt2[3].ACLR
reset => cnt2[4].ACLR
reset => cnt2[5].ACLR
reset => cnt2[6].ACLR
reset => cnt2[7].ACLR
reset => cnt2[8].ACLR
reset => cnt2[9].ACLR
reset => cnt2[10].ACLR
reset => cnt2[11].ACLR
reset => cnt2[12].ACLR
reset => cnt2[13].ACLR
reset => cnt2[14].ACLR
reset => cnt2[15].ACLR
reset => dataout[15]~reg0.ACLR
reset => dataout[14]~reg0.ACLR
reset => dataout[13]~reg0.ACLR
reset => dataout[12]~reg0.ACLR
reset => dataout[11]~reg0.ACLR
reset => dataout[10]~reg0.ACLR
reset => dataout[9]~reg0.ACLR
reset => dataout[8]~reg0.ACLR
reset => dataout[7]~reg0.ACLR
reset => dataout[6]~reg0.ACLR
reset => dataout[5]~reg0.ACLR
reset => dataout[4]~reg0.ACLR
reset => dataout[3]~reg0.ACLR
reset => dataout[2]~reg0.ACLR
reset => dataout[1]~reg0.ACLR
reset => dataout[0]~reg0.ACLR
reset => write_n_r.PRESET
reset => step.00~0.OUTPUTSELECT
reset => step.01~0.OUTPUTSELECT
write_n <= write_n~0.DB_MAX_OUTPUT_PORT_TYPE
dataout[0] <= dataout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[1] <= dataout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[2] <= dataout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[3] <= dataout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[4] <= dataout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[5] <= dataout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[6] <= dataout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[7] <= dataout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[8] <= dataout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[9] <= dataout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[10] <= dataout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[11] <= dataout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[12] <= dataout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[13] <= dataout[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[14] <= dataout[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataout[15] <= dataout[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
done_in => ~NO_FANOUT~