compile.cfg

来自「RTL in Verilog (Vending Machine)」· CFG 代码 · 共 20 行

CFG
20 行
字号 
[View]
Entity=vending_machine
Architecture=
TopLevelType=3
[file:.\src\vending_machine.v]
File Time Lo=2046703264
File Time Hi=29998141
Enabled=1
State=Modified
[file:.\src\integer2bcd.v]
File Time Lo=1346096406
File Time Hi=29998089
Enabled=1
State=Compiled
[file:.\src\waveform.awf]
File Time Lo=-409670282
File Time Hi=29998141
Enabled=1
State=Modified

compile.cfg - 源码说明

本页面展示了「RTL in Verilog (Vending Machine)」中的 compile.cfg 源码文件，采用 CFG 编程语言编写，共 20 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与Verilog相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?