modelsim使用心得.txt

实现乘法功能

  首先,类似于maxplusii,quartersii,都要先建工程,在这需要提醒的就是,工程名要与你编写的程序的实体名相同,并且加到路径里边去,就相当于放到work里边去一样.
  另外后缀名要正确,如果是对VHDL进行仿真,则后缀名应该是 ".vhd", 如果是对Verilog HDL进行仿真,则应是 ".v",所以大家在create project file窗口中名字要与工程名一样,还有类型要选择你仿真的程序的类型,点击OK就可以了.
  然后进入workspace窗口,双击那个实体名,就可以进入编辑程序窗口,编好了程序之后保存,并关掉该编辑窗口.
  在workspace窗口中,右键选择编译,如果成功会在有所提示,双击错误出可以看到错处,再打开编辑窗口就可以改之,再重新编译直至成功.
  接下来我们要进行仿真,在主窗口的选择菜单simulati/simulati,再选择work/实体名,就是找到你要仿真的程序(实体名),点击OK即可.
  再来,我们在主窗口中选择菜单view/wave,再选view/signal,因为刚打开的波形窗口是空的,需要把信号添加进来才可以,再添加之前我们在信号窗口中,激励信号,即给输入信号加入时钟等,方法为:右键要加的信号的激励,选clock,设置周期时,有个规律,可通过改变周期值来改变不同信号所需的不同周期,还有duty的值一般不要设大于100,具体的想要设置不同占空比的时钟,请大家通过改变period 和 duty的值来达到所需.
  最后在信号窗口中选择菜单 add/wave/signals in design,添加信号到波形窗口,再在主窗口中,填写要仿真的时长,一般为3us,点击其右边的图标即仿真图标.,就可以在波形窗口中看到仿真波形.




07 选择需要添加的文件，并点击“打开” 

08 文件添加后的对话框：点击“OK” 

09 点击“Close”，关闭添加操作项目对话框 
 
10 添加文件后的画面：Project选项卡中出现.v和.tst文件 
  
11 编译.v文件的快捷菜单：在“Project”选项卡中，点击鼠标右键，选择“Compile-Compile All” 
  
12 编译后的画面：Status栏中出现对号，表示编译成功 
  
13 打开“Library”选项卡，点击“work”旁边的加号 
  
14 打开下拉选项，双击“and2” 
  
15 出现“sim”选项卡 
  
16 编译HDL文件菜单：点击“Compile-Compile...” 

17 编译HDL文件对话框：选择“.v和.tst文件”，点击“Compile”和“Done” 
  
18 编译后的画面 
  
19 仿真菜单：点击“Simulate-Simulate...”，进行测试程序的装载 
  
20 仿真对话框，点击“work”旁边的加号 
  
21 打开下拉选项，选中“and2_test”，点击“Load” 
 
22 装载测试程序后的画面 
  
23 选择所有测试环境菜单：点击“View-All Windows” 
  
24 一个综合的仿真画面 
  
25 在“signal”中，选中所有信号“wave-default” 
  
26 将信号拖至波形显示窗口 
  
27 运行程序菜单：点击“Simulate-Run-Run All” 
  
28 选择是否结束对话框，点击“否” 
  
29 一个二与门的仿真结果