mux21.v

基于quartus的双端口RAM的完整设计流程

module mux21 (Y, A, B, SEL);
output Y;
input A, B;
input SEL;

assign Y = SEL ? A : B;

endmodule