full_add3.v

verilog 经典例子的源码 非常适用于初学verilog的朋友们

module full_add3(a,b,cin,sum,cout);
input a,b,cin;
output sum,cout;
assign {cout,sum}=a+b+cin;
endmodule