📄 pc1.pin
字号:
-- Copyright (C) 1991-2007 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files from any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.5V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- Bank 1: 3.3V
-- Bank 2: 3.3V
-- Bank 3: 3.3V
-- Bank 4: 3.3V
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
-- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high.
---------------------------------------------------------------------------------
Quartus II Version 7.1 Build 156 04/30/2007 SJ Full Version
CHIP "pc1" ASSIGNED TO AN: EP1C4F324C6
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
GND : A1 : gnd : : : :
VCCINT : A2 : power : : 1.5V : :
GND : A3 : gnd : : : :
GND* : A4 : : : : 2 :
VCCIO2 : A5 : power : : 3.3V : 2 :
c0x[3] : A6 : output : 3.3-V LVTTL : : 2 : N
GND* : A7 : : : : 2 :
GND* : A8 : : : : 2 :
c0x[11] : A9 : output : 3.3-V LVTTL : : 2 : N
GND* : A10 : : : : 2 :
GND* : A11 : : : : 2 :
d0x[8] : A12 : output : 3.3-V LVTTL : : 2 : N
d0x[18] : A13 : output : 3.3-V LVTTL : : 2 : N
VCCIO2 : A14 : power : : 3.3V : 2 :
key[27] : A15 : input : 3.3-V LVTTL : : 2 : N
GND : A16 : gnd : : : :
VCCINT : A17 : power : : 1.5V : :
GND : A18 : gnd : : : :
VCCINT : B1 : power : : 1.5V : :
GND : B2 : gnd : : : :
GND* : B3 : : : : 2 :
key[59] : B4 : input : 3.3-V LVTTL : : 2 : N
c0x[13] : B5 : output : 3.3-V LVTTL : : 2 : N
key[21] : B6 : input : 3.3-V LVTTL : : 2 : N
GND* : B7 : : : : 2 :
key[60] : B8 : input : 3.3-V LVTTL : : 2 : N
GND* : B9 : : : : 2 :
key[34] : B10 : input : 3.3-V LVTTL : : 2 : N
key[6] : B11 : input : 3.3-V LVTTL : : 2 : N
GND* : B12 : : : : 2 :
key[53] : B13 : input : 3.3-V LVTTL : : 2 : N
key[48] : B14 : input : 3.3-V LVTTL : : 2 : N
key[63] : B15 : input : 3.3-V LVTTL : : 2 : N
d0x[1] : B16 : output : 3.3-V LVTTL : : 2 : N
GND : B17 : gnd : : : :
VCCINT : B18 : power : : 1.5V : :
GND : C1 : gnd : : : :
GND* : C2 : : : : 1 :
c0x[20] : C3 : output : 3.3-V LVTTL : : 1 : N
key[14] : C4 : input : 3.3-V LVTTL : : 2 : N
d0x[15] : C5 : output : 3.3-V LVTTL : : 2 : N
key[26] : C6 : input : 3.3-V LVTTL : : 2 : N
key[55] : C7 : input : 3.3-V LVTTL : : 2 : N
d0x[11] : C8 : output : 3.3-V LVTTL : : 2 : N
GND* : C9 : : : : 2 :
GND* : C10 : : : : 2 :
d0x[16] : C11 : output : 3.3-V LVTTL : : 2 : N
GND* : C12 : : : : 2 :
d0x[25] : C13 : output : 3.3-V LVTTL : : 2 : N
d0x[26] : C14 : output : 3.3-V LVTTL : : 2 : N
GND* : C15 : : : : 2 :
c0x[21] : C16 : output : 3.3-V LVTTL : : 2 : N
key[44] : C17 : input : 3.3-V LVTTL : : 3 : N
GND : C18 : gnd : : : :
GND* : D1 : : : : 1 :
GND* : D2 : : : : 1 :
key[35] : D3 : input : 3.3-V LVTTL : : 1 : N
GND* : D4 : : : : 1 :
c0x[17] : D5 : output : 3.3-V LVTTL : : 2 : N
d0x[2] : D6 : output : 3.3-V LVTTL : : 2 : N
GND* : D7 : : : : 2 :
c0x[25] : D8 : output : 3.3-V LVTTL : : 2 : N
key[42] : D9 : input : 3.3-V LVTTL : : 2 : N
c0x[12] : D10 : output : 3.3-V LVTTL : : 2 : N
GND* : D11 : : : : 2 :
key[28] : D12 : input : 3.3-V LVTTL : : 2 : N
key[7] : D13 : input : 3.3-V LVTTL : : 2 : N
key[16] : D14 : input : 3.3-V LVTTL : : 2 : N
key[61] : D15 : input : 3.3-V LVTTL : : 3 : N
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -