📄 pc1.tan.rpt
字号:
Classic Timing Analyzer report for pc1
Sat Aug 04 19:09:24 2007
Quartus II Version 7.1 Build 156 04/30/2007 SJ Full Version
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. tpd
5. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files from any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+-------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+-------------+---------+---------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+---------+---------+------------+----------+--------------+
; Worst-case tpd ; N/A ; None ; 7.241 ns ; key[36] ; c0x[28] ; -- ; -- ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+-------------+---------+---------+------------+----------+--------------+
+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP1C4F324C6 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+-----------------------------------------------------------------+
; tpd ;
+-------+-------------------+-----------------+---------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To ;
+-------+-------------------+-----------------+---------+---------+
; N/A ; None ; 7.241 ns ; key[36] ; c0x[28] ;
; N/A ; None ; 7.235 ns ; key[34] ; c0x[12] ;
; N/A ; None ; 7.228 ns ; key[1] ; c0x[8] ;
; N/A ; None ; 7.228 ns ; key[26] ; c0x[13] ;
; N/A ; None ; 7.226 ns ; key[53] ; d0x[18] ;
; N/A ; None ; 7.225 ns ; key[22] ; d0x[14] ;
; N/A ; None ; 7.225 ns ; key[60] ; c0x[25] ;
; N/A ; None ; 7.222 ns ; key[38] ; d0x[12] ;
; N/A ; None ; 7.222 ns ; key[30] ; d0x[13] ;
; N/A ; None ; 7.222 ns ; key[21] ; d0x[22] ;
; N/A ; None ; 7.193 ns ; key[49] ; c0x[2] ;
; N/A ; None ; 7.193 ns ; key[27] ; c0x[21] ;
; N/A ; None ; 7.192 ns ; key[45] ; d0x[19] ;
; N/A ; None ; 7.192 ns ; key[2] ; c0x[16] ;
; N/A ; None ; 7.192 ns ; key[11] ; c0x[23] ;
; N/A ; None ; 7.191 ns ; key[55] ; d0x[2] ;
; N/A ; None ; 7.191 ns ; key[46] ; d0x[11] ;
; N/A ; None ; 7.191 ns ; key[28] ; d0x[25] ;
; N/A ; None ; 7.191 ns ; key[20] ; d0x[26] ;
; N/A ; None ; 7.191 ns ; key[33] ; c0x[4] ;
; N/A ; None ; 7.191 ns ; key[59] ; c0x[17] ;
; N/A ; None ; 7.188 ns ; key[39] ; d0x[4] ;
; N/A ; None ; 7.188 ns ; key[42] ; c0x[11] ;
; N/A ; None ; 7.187 ns ; key[7] ; d0x[8] ;
; N/A ; None ; 7.187 ns ; key[6] ; d0x[16] ;
; N/A ; None ; 7.187 ns ; key[41] ; c0x[3] ;
; N/A ; None ; 7.174 ns ; key[13] ; d0x[23] ;
; N/A ; None ; 7.166 ns ; key[14] ; d0x[15] ;
; N/A ; None ; 7.149 ns ; key[63] ; d0x[1] ;
; N/A ; None ; 6.755 ns ; key[54] ; d0x[10] ;
; N/A ; None ; 6.755 ns ; key[37] ; d0x[20] ;
; N/A ; None ; 6.755 ns ; key[9] ; c0x[7] ;
; N/A ; None ; 6.755 ns ; key[58] ; c0x[9] ;
; N/A ; None ; 6.755 ns ; key[10] ; c0x[15] ;
; N/A ; None ; 6.755 ns ; key[35] ; c0x[20] ;
; N/A ; None ; 6.755 ns ; key[3] ; c0x[24] ;
; N/A ; None ; 6.754 ns ; key[31] ; d0x[5] ;
; N/A ; None ; 6.754 ns ; key[23] ; d0x[6] ;
; N/A ; None ; 6.754 ns ; key[62] ; d0x[9] ;
; N/A ; None ; 6.754 ns ; key[61] ; d0x[17] ;
; N/A ; None ; 6.754 ns ; key[57] ; c0x[1] ;
; N/A ; None ; 6.754 ns ; key[50] ; c0x[10] ;
; N/A ; None ; 6.754 ns ; key[43] ; c0x[19] ;
; N/A ; None ; 6.753 ns ; key[4] ; d0x[28] ;
; N/A ; None ; 6.753 ns ; key[19] ; c0x[22] ;
; N/A ; None ; 6.752 ns ; key[47] ; d0x[3] ;
; N/A ; None ; 6.751 ns ; key[29] ; d0x[21] ;
; N/A ; None ; 6.751 ns ; key[5] ; d0x[24] ;
; N/A ; None ; 6.751 ns ; key[18] ; c0x[14] ;
; N/A ; None ; 6.750 ns ; key[15] ; d0x[7] ;
; N/A ; None ; 6.750 ns ; key[51] ; c0x[18] ;
; N/A ; None ; 6.750 ns ; key[52] ; c0x[26] ;
; N/A ; None ; 6.747 ns ; key[12] ; d0x[27] ;
; N/A ; None ; 6.747 ns ; key[44] ; c0x[27] ;
; N/A ; None ; 4.735 ns ; key[17] ; c0x[6] ;
; N/A ; None ; 4.236 ns ; key[25] ; c0x[5] ;
+-------+-------------------+-----------------+---------+---------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
Info: Version 7.1 Build 156 04/30/2007 SJ Full Version
Info: Processing started: Sat Aug 04 19:09:23 2007
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off pc1 -c pc1 --timing_analysis_only
Info: Longest tpd from source pin "key[36]" to destination pin "c0x[28]" is 7.241 ns
Info: 1: + IC(0.000 ns) + CELL(1.135 ns) = 1.135 ns; Loc. = PIN_R9; Fanout = 1; PIN Node = 'key[36]'
Info: 2: + IC(4.484 ns) + CELL(1.622 ns) = 7.241 ns; Loc. = PIN_T9; Fanout = 0; PIN Node = 'c0x[28]'
Info: Total cell delay = 2.757 ns ( 38.07 % )
Info: Total interconnect delay = 4.484 ns ( 61.93 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
Info: Allocated 109 megabytes of memory during processing
Info: Processing ended: Sat Aug 04 19:09:25 2007
Info: Elapsed time: 00:00:02
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -