📄 des_ip.map.rpt
字号:
; Show Parameter Settings Tables in Synthesis Report ; On ; On ;
; Ignore Maximum Fan-Out Assignments ; Off ; Off ;
; Synchronization Register Chain Length ; 2 ; 2 ;
; PowerPlay Power Optimization ; Normal compilation ; Normal compilation ;
; HDL message level ; Level2 ; Level2 ;
; Suppress Register Optimization Related Messages ; Off ; Off ;
; Number of Removed Registers Reported in Synthesis Report ; 100 ; 100 ;
; Number of Inverted Registers Reported in Synthesis Report ; 100 ; 100 ;
; Clock MUX Protection ; On ; On ;
; Block Design Naming ; Auto ; Auto ;
; Synthesis Effort ; Auto ; Auto ;
; Shift Register Replacement - Allow Asynchronous Clear Signal ; On ; On ;
+--------------------------------------------------------------+--------------------+--------------------+
+---------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type ; File Name with Absolute Path ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------+
; DES_IP.bdf ; yes ; User Block Diagram/Schematic File ; E:/VhdlorVerilogExamples/DES/DES_IP.bdf ;
; fp.vhd ; yes ; Other ; E:/VhdlorVerilogExamples/DES/fp.vhd ;
; RR.vhd ; yes ; Other ; E:/VhdlorVerilogExamples/DES/RR.vhd ;
; ep.vhd ; yes ; Other ; E:/VhdlorVerilogExamples/DES/ep.vhd ;
; ep_xor_key.vhd ; yes ; Other ; E:/VhdlorVerilogExamples/DES/ep_xor_key.vhd ;
; pp.vhd ; yes ; Other ; E:/VhdlorVerilogExamples/DES/pp.vhd ;
; lxorr.vhd ; yes ; Other ; E:/VhdlorVerilogExamples/DES/lxorr.vhd ;
; sbox.vhd ; yes ; Other ; E:/VhdlorVerilogExamples/DES/sbox.vhd ;
; keysch.vhd ; yes ; Other ; E:/VhdlorVerilogExamples/DES/keysch.vhd ;
; ip.vhd ; yes ; Other ; E:/VhdlorVerilogExamples/DES/ip.vhd ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------+
+------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+---------------------------------------------+--------------------------------------+
; Resource ; Usage ;
+---------------------------------------------+--------------------------------------+
; Total logic elements ; 3968 ;
; -- Combinational with no register ; 3968 ;
; -- Register only ; 0 ;
; -- Combinational with a register ; 0 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 3373 ;
; -- 3 input functions ; 403 ;
; -- 2 input functions ; 192 ;
; -- 1 input functions ; 0 ;
; -- 0 input functions ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 3968 ;
; -- arithmetic mode ; 0 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 0 ;
; -- asynchronous clear/load mode ; 0 ;
; ; ;
; Total registers ; 0 ;
; I/O pins ; 192 ;
; Maximum fan-out node ; RR:inst1|ep_xor_key:b2v_inst1|ct[25] ;
; Maximum fan-out ; 16 ;
; Total fan-out ; 15149 ;
; Average fan-out ; 3.64 ;
+---------------------------------------------+--------------------------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
+------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------+--------------+
; |DES_IP ; 3968 (0) ; 0 ; 0 ; 192 ; 0 ; 3968 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP ; work ;
; |RR:inst10| ; 268 (0) ; 0 ; 0 ; 0 ; 0 ; 268 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst10 ; work ;
; |LxorR:b2v_inst3| ; 46 (46) ; 0 ; 0 ; 0 ; 0 ; 46 (46) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst10|LxorR:b2v_inst3 ; work ;
; |ep_xor_key:b2v_inst1| ; 48 (48) ; 0 ; 0 ; 0 ; 0 ; 48 (48) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst10|ep_xor_key:b2v_inst1 ; work ;
; |sbox:b2v_inst5| ; 174 (174) ; 0 ; 0 ; 0 ; 0 ; 174 (174) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst10|sbox:b2v_inst5 ; work ;
; |RR:inst11| ; 268 (0) ; 0 ; 0 ; 0 ; 0 ; 268 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst11 ; work ;
; |LxorR:b2v_inst3| ; 36 (36) ; 0 ; 0 ; 0 ; 0 ; 36 (36) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst11|LxorR:b2v_inst3 ; work ;
; |ep_xor_key:b2v_inst1| ; 48 (48) ; 0 ; 0 ; 0 ; 0 ; 48 (48) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst11|ep_xor_key:b2v_inst1 ; work ;
; |sbox:b2v_inst5| ; 184 (184) ; 0 ; 0 ; 0 ; 0 ; 184 (184) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst11|sbox:b2v_inst5 ; work ;
; |RR:inst12| ; 236 (0) ; 0 ; 0 ; 0 ; 0 ; 236 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst12 ; work ;
; |ep_xor_key:b2v_inst1| ; 48 (48) ; 0 ; 0 ; 0 ; 0 ; 48 (48) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst12|ep_xor_key:b2v_inst1 ; work ;
; |sbox:b2v_inst5| ; 188 (188) ; 0 ; 0 ; 0 ; 0 ; 188 (188) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst12|sbox:b2v_inst5 ; work ;
; |RR:inst13| ; 236 (0) ; 0 ; 0 ; 0 ; 0 ; 236 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst13 ; work ;
; |ep_xor_key:b2v_inst1| ; 48 (48) ; 0 ; 0 ; 0 ; 0 ; 48 (48) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst13|ep_xor_key:b2v_inst1 ; work ;
; |sbox:b2v_inst5| ; 188 (188) ; 0 ; 0 ; 0 ; 0 ; 188 (188) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst13|sbox:b2v_inst5 ; work ;
; |RR:inst14| ; 236 (0) ; 0 ; 0 ; 0 ; 0 ; 236 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst14 ; work ;
; |ep_xor_key:b2v_inst1| ; 48 (48) ; 0 ; 0 ; 0 ; 0 ; 48 (48) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst14|ep_xor_key:b2v_inst1 ; work ;
; |sbox:b2v_inst5| ; 188 (188) ; 0 ; 0 ; 0 ; 0 ; 188 (188) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst14|sbox:b2v_inst5 ; work ;
; |RR:inst15| ; 236 (0) ; 0 ; 0 ; 0 ; 0 ; 236 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst15 ; work ;
; |ep_xor_key:b2v_inst1| ; 48 (48) ; 0 ; 0 ; 0 ; 0 ; 48 (48) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst15|ep_xor_key:b2v_inst1 ; work ;
; |sbox:b2v_inst5| ; 188 (188) ; 0 ; 0 ; 0 ; 0 ; 188 (188) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst15|sbox:b2v_inst5 ; work ;
; |RR:inst16| ; 268 (0) ; 0 ; 0 ; 0 ; 0 ; 268 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst16 ; work ;
; |LxorR:b2v_inst3| ; 46 (46) ; 0 ; 0 ; 0 ; 0 ; 46 (46) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst16|LxorR:b2v_inst3 ; work ;
; |ep_xor_key:b2v_inst1| ; 48 (48) ; 0 ; 0 ; 0 ; 0 ; 48 (48) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst16|ep_xor_key:b2v_inst1 ; work ;
; |sbox:b2v_inst5| ; 174 (174) ; 0 ; 0 ; 0 ; 0 ; 174 (174) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst16|sbox:b2v_inst5 ; work ;
; |RR:inst17| ; 268 (0) ; 0 ; 0 ; 0 ; 0 ; 268 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst17 ; work ;
; |LxorR:b2v_inst3| ; 46 (46) ; 0 ; 0 ; 0 ; 0 ; 46 (46) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst17|LxorR:b2v_inst3 ; work ;
; |ep_xor_key:b2v_inst1| ; 48 (48) ; 0 ; 0 ; 0 ; 0 ; 48 (48) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst17|ep_xor_key:b2v_inst1 ; work ;
; |sbox:b2v_inst5| ; 174 (174) ; 0 ; 0 ; 0 ; 0 ; 174 (174) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst17|sbox:b2v_inst5 ; work ;
; |RR:inst1| ; 236 (0) ; 0 ; 0 ; 0 ; 0 ; 236 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst1 ; work ;
; |ep_xor_key:b2v_inst1| ; 48 (48) ; 0 ; 0 ; 0 ; 0 ; 48 (48) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst1|ep_xor_key:b2v_inst1 ; work ;
; |sbox:b2v_inst5| ; 188 (188) ; 0 ; 0 ; 0 ; 0 ; 188 (188) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst1|sbox:b2v_inst5 ; work ;
; |RR:inst3| ; 236 (0) ; 0 ; 0 ; 0 ; 0 ; 236 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst3 ; work ;
; |ep_xor_key:b2v_inst1| ; 48 (48) ; 0 ; 0 ; 0 ; 0 ; 48 (48) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst3|ep_xor_key:b2v_inst1 ; work ;
; |sbox:b2v_inst5| ; 188 (188) ; 0 ; 0 ; 0 ; 0 ; 188 (188) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst3|sbox:b2v_inst5 ; work ;
; |RR:inst4| ; 256 (0) ; 0 ; 0 ; 0 ; 0 ; 256 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst4 ; work ;
; |LxorR:b2v_inst3| ; 20 (20) ; 0 ; 0 ; 0 ; 0 ; 20 (20) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst4|LxorR:b2v_inst3 ; work ;
; |ep_xor_key:b2v_inst1| ; 48 (48) ; 0 ; 0 ; 0 ; 0 ; 48 (48) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst4|ep_xor_key:b2v_inst1 ; work ;
; |sbox:b2v_inst5| ; 188 (188) ; 0 ; 0 ; 0 ; 0 ; 188 (188) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst4|sbox:b2v_inst5 ; work ;
; |RR:inst5| ; 251 (0) ; 0 ; 0 ; 0 ; 0 ; 251 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst5 ; work ;
; |LxorR:b2v_inst3| ; 15 (15) ; 0 ; 0 ; 0 ; 0 ; 15 (15) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DES_IP|RR:inst5|LxorR:b2v_inst3 ; work ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -