📄 rr.sim.rpt
字号:
; |RR|l[22]~input ; |RR|l[22]~input ; o ;
; |RR|l[22] ; |RR|l[22] ; padout ;
; |RR|l[23]~input ; |RR|l[23]~input ; o ;
; |RR|l[23] ; |RR|l[23] ; padout ;
; |RR|l[24]~input ; |RR|l[24]~input ; o ;
; |RR|l[24] ; |RR|l[24] ; padout ;
; |RR|l[25]~input ; |RR|l[25]~input ; o ;
; |RR|l[25] ; |RR|l[25] ; padout ;
; |RR|l[26]~input ; |RR|l[26]~input ; o ;
; |RR|l[26] ; |RR|l[26] ; padout ;
; |RR|l[27]~input ; |RR|l[27]~input ; o ;
; |RR|l[27] ; |RR|l[27] ; padout ;
; |RR|l[28]~input ; |RR|l[28]~input ; o ;
; |RR|l[28] ; |RR|l[28] ; padout ;
; |RR|l[29]~input ; |RR|l[29]~input ; o ;
; |RR|l[29] ; |RR|l[29] ; padout ;
; |RR|l[30]~input ; |RR|l[30]~input ; o ;
; |RR|l[30] ; |RR|l[30] ; padout ;
; |RR|l[31]~input ; |RR|l[31]~input ; o ;
; |RR|l[31] ; |RR|l[31] ; padout ;
; |RR|l[32]~input ; |RR|l[32]~input ; o ;
; |RR|l[32] ; |RR|l[32] ; padout ;
+-----------------------------+-----------------------------+------------------+
The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------+
; Missing 0-Value Coverage ;
+-----------------------------+-----------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-----------------------------+-----------------------------+------------------+
; |RR|ep_xor_key:inst1|ct[23] ; |RR|ep_xor_key:inst1|ct[23] ; combout ;
; |RR|ep_xor_key:inst1|ct[22] ; |RR|ep_xor_key:inst1|ct[22] ; combout ;
; |RR|ep_xor_key:inst1|ct[21] ; |RR|ep_xor_key:inst1|ct[21] ; combout ;
; |RR|ep_xor_key:inst1|ct[20] ; |RR|ep_xor_key:inst1|ct[20] ; combout ;
; |RR|ep_xor_key:inst1|ct[24] ; |RR|ep_xor_key:inst1|ct[24] ; combout ;
; |RR|ep_xor_key:inst1|ct[19] ; |RR|ep_xor_key:inst1|ct[19] ; combout ;
; |RR|sbox:inst5|Mux15~36 ; |RR|sbox:inst5|Mux15~36 ; combout ;
; |RR|LxorR:inst3|ro[1] ; |RR|LxorR:inst3|ro[1] ; combout ;
; |RR|ep_xor_key:inst1|ct[11] ; |RR|ep_xor_key:inst1|ct[11] ; combout ;
; |RR|ep_xor_key:inst1|ct[10] ; |RR|ep_xor_key:inst1|ct[10] ; combout ;
; |RR|ep_xor_key:inst1|ct[9] ; |RR|ep_xor_key:inst1|ct[9] ; combout ;
; |RR|ep_xor_key:inst1|ct[8] ; |RR|ep_xor_key:inst1|ct[8] ; combout ;
; |RR|ep_xor_key:inst1|ct[12] ; |RR|ep_xor_key:inst1|ct[12] ; combout ;
; |RR|ep_xor_key:inst1|ct[7] ; |RR|ep_xor_key:inst1|ct[7] ; combout ;
; |RR|sbox:inst5|Mux6~33 ; |RR|sbox:inst5|Mux6~33 ; combout ;
; |RR|LxorR:inst3|ro[2] ; |RR|LxorR:inst3|ro[2] ; combout ;
; |RR|ep_xor_key:inst1|ct[29] ; |RR|ep_xor_key:inst1|ct[29] ; combout ;
; |RR|ep_xor_key:inst1|ct[28] ; |RR|ep_xor_key:inst1|ct[28] ; combout ;
; |RR|ep_xor_key:inst1|ct[27] ; |RR|ep_xor_key:inst1|ct[27] ; combout ;
; |RR|ep_xor_key:inst1|ct[26] ; |RR|ep_xor_key:inst1|ct[26] ; combout ;
; |RR|ep_xor_key:inst1|ct[30] ; |RR|ep_xor_key:inst1|ct[30] ; combout ;
; |RR|ep_xor_key:inst1|ct[25] ; |RR|ep_xor_key:inst1|ct[25] ; combout ;
; |RR|sbox:inst5|Mux19~31 ; |RR|sbox:inst5|Mux19~31 ; combout ;
; |RR|LxorR:inst3|ro[3] ; |RR|LxorR:inst3|ro[3] ; combout ;
; |RR|ep_xor_key:inst1|ct[35] ; |RR|ep_xor_key:inst1|ct[35] ; combout ;
; |RR|ep_xor_key:inst1|ct[34] ; |RR|ep_xor_key:inst1|ct[34] ; combout ;
; |RR|ep_xor_key:inst1|ct[33] ; |RR|ep_xor_key:inst1|ct[33] ; combout ;
; |RR|ep_xor_key:inst1|ct[32] ; |RR|ep_xor_key:inst1|ct[32] ; combout ;
; |RR|ep_xor_key:inst1|ct[36] ; |RR|ep_xor_key:inst1|ct[36] ; combout ;
; |RR|ep_xor_key:inst1|ct[31] ; |RR|ep_xor_key:inst1|ct[31] ; combout ;
; |RR|sbox:inst5|Mux20~28 ; |RR|sbox:inst5|Mux20~28 ; combout ;
; |RR|LxorR:inst3|ro[4] ; |RR|LxorR:inst3|ro[4] ; combout ;
; |RR|ep_xor_key:inst1|ct[47] ; |RR|ep_xor_key:inst1|ct[47] ; combout ;
; |RR|ep_xor_key:inst1|ct[46] ; |RR|ep_xor_key:inst1|ct[46] ; combout ;
; |RR|ep_xor_key:inst1|ct[45] ; |RR|ep_xor_key:inst1|ct[45] ; combout ;
; |RR|ep_xor_key:inst1|ct[44] ; |RR|ep_xor_key:inst1|ct[44] ; combout ;
; |RR|ep_xor_key:inst1|ct[48] ; |RR|ep_xor_key:inst1|ct[48] ; combout ;
; |RR|ep_xor_key:inst1|ct[43] ; |RR|ep_xor_key:inst1|ct[43] ; combout ;
; |RR|sbox:inst5|Mux28~32 ; |RR|sbox:inst5|Mux28~32 ; combout ;
; |RR|LxorR:inst3|ro[5] ; |RR|LxorR:inst3|ro[5] ; combout ;
; |RR|ep_xor_key:inst1|ct[17] ; |RR|ep_xor_key:inst1|ct[17] ; combout ;
; |RR|ep_xor_key:inst1|ct[16] ; |RR|ep_xor_key:inst1|ct[16] ; combout ;
; |RR|ep_xor_key:inst1|ct[15] ; |RR|ep_xor_key:inst1|ct[15] ; combout ;
; |RR|ep_xor_key:inst1|ct[14] ; |RR|ep_xor_key:inst1|ct[14] ; combout ;
; |RR|ep_xor_key:inst1|ct[18] ; |RR|ep_xor_key:inst1|ct[18] ; combout ;
; |RR|ep_xor_key:inst1|ct[13] ; |RR|ep_xor_key:inst1|ct[13] ; combout ;
; |RR|sbox:inst5|Mux11~23 ; |RR|sbox:inst5|Mux11~23 ; combout ;
; |RR|LxorR:inst3|ro[6] ; |RR|LxorR:inst3|ro[6] ; combout ;
; |RR|ep_xor_key:inst1|ct[41] ; |RR|ep_xor_key:inst1|ct[41] ; combout ;
; |RR|ep_xor_key:inst1|ct[40] ; |RR|ep_xor_key:inst1|ct[40] ; combout ;
; |RR|ep_xor_key:inst1|ct[39] ; |RR|ep_xor_key:inst1|ct[39] ; combout ;
; |RR|ep_xor_key:inst1|ct[38] ; |RR|ep_xor_key:inst1|ct[38] ; combout ;
; |RR|ep_xor_key:inst1|ct[42] ; |RR|ep_xor_key:inst1|ct[42] ; combout ;
; |RR|ep_xor_key:inst1|ct[37] ; |RR|ep_xor_key:inst1|ct[37] ; combout ;
; |RR|sbox:inst5|Mux27~29 ; |RR|sbox:inst5|Mux27~29 ; combout ;
; |RR|LxorR:inst3|ro[7] ; |RR|LxorR:inst3|ro[7] ; combout ;
; |RR|sbox:inst5|Mux16~37 ; |RR|sbox:inst5|Mux16~37 ; combout ;
; |RR|LxorR:inst3|ro[8] ; |RR|LxorR:inst3|ro[8] ; combout ;
; |RR|ep_xor_key:inst1|ct[5] ; |RR|ep_xor_key:inst1|ct[5] ; combout ;
; |RR|ep_xor_key:inst1|ct[4] ; |RR|ep_xor_key:inst1|ct[4] ; combout ;
; |RR|ep_xor_key:inst1|ct[3] ; |RR|ep_xor_key:inst1|ct[3] ; combout ;
; |RR|ep_xor_key:inst1|ct[2] ; |RR|ep_xor_key:inst1|ct[2] ; combout ;
; |RR|ep_xor_key:inst1|ct[6] ; |RR|ep_xor_key:inst1|ct[6] ; combout ;
; |RR|ep_xor_key:inst1|ct[1] ; |RR|ep_xor_key:inst1|ct[1] ; combout ;
; |RR|sbox:inst5|Mux0~30 ; |RR|sbox:inst5|Mux0~30 ; combout ;
; |RR|LxorR:inst3|ro[9] ; |RR|LxorR:inst3|ro[9] ; combout ;
; |RR|sbox:inst5|Mux14~37 ; |RR|sbox:inst5|Mux14~37 ; combout ;
; |RR|LxorR:inst3|ro[10] ; |RR|LxorR:inst3|ro[10] ; combout ;
; |RR|sbox:inst5|Mux22~27 ; |RR|sbox:inst5|Mux22~27 ; combout ;
; |RR|LxorR:inst3|ro[11] ; |RR|LxorR:inst3|ro[11] ; combout ;
; |RR|sbox:inst5|Mux25~32 ; |RR|sbox:inst5|Mux25~32 ; combout ;
; |RR|LxorR:inst3|ro[12] ; |RR|LxorR:inst3|ro[12] ; combout ;
; |RR|sbox:inst5|Mux4~24 ; |RR|sbox:inst5|Mux4~24 ; combout ;
; |RR|LxorR:inst3|ro[13] ; |RR|LxorR:inst3|ro[13] ; combout ;
; |RR|sbox:inst5|Mux17~27 ; |RR|sbox:inst5|Mux17~27 ; combout ;
; |RR|LxorR:inst3|ro[14] ; |RR|LxorR:inst3|ro[14] ; combout ;
; |RR|sbox:inst5|Mux30~29 ; |RR|sbox:inst5|Mux30~29 ; combout ;
; |RR|LxorR:inst3|ro[15] ; |RR|LxorR:inst3|ro[15] ; combout ;
; |RR|sbox:inst5|Mux9~29 ; |RR|sbox:inst5|Mux9~29 ; combout ;
; |RR|LxorR:inst3|ro[16] ; |RR|LxorR:inst3|ro[16] ; combout ;
; |RR|sbox:inst5|Mux1~34 ; |RR|sbox:inst5|Mux1~34 ; combout ;
; |RR|LxorR:inst3|ro[17] ; |RR|LxorR:inst3|ro[17] ; combout ;
; |RR|sbox:inst5|Mux7~27 ; |RR|sbox:inst5|Mux7~27 ; combout ;
; |RR|LxorR:inst3|ro[18] ; |RR|LxorR:inst3|ro[18] ; combout ;
; |RR|sbox:inst5|Mux23~28 ; |RR|sbox:inst5|Mux23~28 ; combout ;
; |RR|LxorR:inst3|ro[19] ; |RR|LxorR:inst3|ro[19] ; combout ;
; |RR|sbox:inst5|Mux13~36 ; |RR|sbox:inst5|Mux13~36 ; combout ;
; |RR|LxorR:inst3|ro[20] ; |RR|LxorR:inst3|ro[20] ; combout ;
; |RR|sbox:inst5|Mux31~32 ; |RR|sbox:inst5|Mux31~32 ; combout ;
; |RR|LxorR:inst3|ro[21] ; |RR|LxorR:inst3|ro[21] ; combout ;
; |RR|sbox:inst5|Mux26~30 ; |RR|sbox:inst5|Mux26~30 ; combout ;
; |RR|LxorR:inst3|ro[22] ; |RR|LxorR:inst3|ro[22] ; combout ;
; |RR|sbox:inst5|Mux2~30 ; |RR|sbox:inst5|Mux2~30 ; combout ;
; |RR|LxorR:inst3|ro[23] ; |RR|LxorR:inst3|ro[23] ; combout ;
; |RR|sbox:inst5|Mux8~29 ; |RR|sbox:inst5|Mux8~29 ; combout ;
; |RR|LxorR:inst3|ro[24] ; |RR|LxorR:inst3|ro[24] ; combout ;
; |RR|sbox:inst5|Mux18~30 ; |RR|sbox:inst5|Mux18~30 ; combout ;
; |RR|LxorR:inst3|ro[25] ; |RR|LxorR:inst3|ro[25] ; combout ;
; |RR|sbox:inst5|Mux12~36 ; |RR|sbox:inst5|Mux12~36 ; combout ;
; |RR|LxorR:inst3|ro[26] ; |RR|LxorR:inst3|ro[26] ; combout ;
; |RR|sbox:inst5|Mux29~23 ; |RR|sbox:inst5|Mux29~23 ; combout ;
; |RR|LxorR:inst3|ro[27] ; |RR|LxorR:inst3|ro[27] ; combout ;
; |RR|sbox:inst5|Mux5~23 ; |RR|sbox:inst5|Mux5~23 ; combout ;
; |RR|LxorR:inst3|ro[28] ; |RR|LxorR:inst3|ro[28] ; combout ;
; |RR|sbox:inst5|Mux21~29 ; |RR|sbox:inst5|Mux21~29 ; combout ;
; |RR|LxorR:inst3|ro[29] ; |RR|LxorR:inst3|ro[29] ; combout ;
; |RR|sbox:inst5|Mux10~32 ; |RR|sbox:inst5|Mux10~32 ; combout ;
; |RR|LxorR:inst3|ro[30] ; |RR|LxorR:inst3|ro[30] ; combout ;
; |RR|sbox:inst5|Mux3~30 ; |RR|sbox:inst5|Mux3~30 ; combout ;
; |RR|LxorR:inst3|ro[31] ; |RR|LxorR:inst3|ro[31] ; combout ;
; |RR|sbox:inst5|Mux24~28 ; |RR|sbox:inst5|Mux24~28 ; combout ;
; |RR|LxorR:inst3|ro[32] ; |RR|LxorR:inst3|ro[32] ; combout ;
; |RR|rr[31]~output ; |RR|rr[31]~output ; o ;
; |RR|rr[31] ; |RR|rr[31] ; padout ;
; |RR|rr[30]~output ; |RR|rr[30]~output ; o ;
; |RR|rr[30] ; |RR|rr[30] ; padout ;
; |RR|rr[29]~output ; |RR|rr[29]~output ; o ;
; |RR|rr[29] ; |RR|rr[29] ; padout ;
; |RR|rr[28]~output ; |RR|rr[28]~output ; o ;
; |RR|rr[28] ; |RR|rr[28] ; padout ;
; |RR|rr[27]~output ; |RR|rr[27]~output ; o ;
; |RR|rr[27] ; |RR|rr[27] ; padout ;
; |RR|rr[26]~output ; |RR|rr[26]~output ; o ;
; |RR|rr[26] ; |RR|rr[26] ; padout ;
; |RR|rr[25]~output ; |RR|rr[25]~output ; o ;
; |RR|rr[25] ; |RR|rr[25] ; padout ;
; |RR|rr[24]~output ; |RR|rr[24]~output ; o ;
; |RR|rr[24] ; |RR|rr[24] ; padout ;
; |RR|rr[23]~output ; |RR|rr[23]~output ; o ;
; |RR|rr[23] ; |RR|rr[23] ; padout ;
; |RR|rr[22]~output ; |RR|rr[22]~output ; o ;
; |RR|rr[22] ; |RR|rr[22] ; padout ;
; |RR|rr[21]~output ; |RR|rr[21]~output ; o ;
; |RR|rr[21] ; |RR|rr[21] ; padout ;
; |RR|rr[20]~output ; |RR|rr[20]~output ; o ;
; |RR|rr[20] ; |RR|rr[20] ; padout ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -