controlb.fit.rpt
来自「vhdl语言编写的交通灯程序」· RPT 代码 · 共 770 行 · 第 1/5 页
RPT
770 行
; L ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; M ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; N ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; O ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; P ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; Q ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; R ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; Total ; 1800 ; 0 / 1800 ( 0 % ) ; 2 / 3600 ( < 1 % ) ;
+-------+------------------------+-------------------+------------------------+
+-------------------------------------------------------------------------------------------+
; LAB Column Interconnect ;
+--------------+------+------------------------+-------------------+------------------------+
; MegaLAB Col. ; Col. ; Interconnect Available ; Interconnect Used ; Half Interconnect Used ;
+--------------+------+------------------------+-------------------+------------------------+
; 1 ; 1 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 2 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 3 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 4 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 5 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 6 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 7 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 8 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 9 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 10 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 11 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 12 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 13 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 14 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 15 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 16 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 17 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 1 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 2 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 3 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 4 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 5 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 6 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 7 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 8 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 9 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 10 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 11 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 12 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 13 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 14 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 15 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 16 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 17 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 1 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 2 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 3 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 4 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 5 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 6 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 7 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 8 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 9 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 10 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 11 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 12 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 13 ; 80 ; 0 / 80 ( 0 % ) ; 2 / 160 ( 1 % ) ;
; 3 ; 14 ; 80 ; 0 / 80 ( 0 % ) ; 2 / 160 ( 1 % ) ;
; 3 ; 15 ; 80 ; 0 / 80 ( 0 % ) ; 4 / 160 ( 3 % ) ;
; 3 ; 16 ; 80 ; 0 / 80 ( 0 % ) ; 3 / 160 ( 2 % ) ;
; 3 ; 17 ; 80 ; 0 / 80 ( 0 % ) ; 2 / 160 ( 1 % ) ;
; 4 ; 1 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 2 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 3 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 4 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 5 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 6 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 7 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 8 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 9 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 10 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 11 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 12 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 13 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 14 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 15 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 16 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 17 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; Total ; ; 5440 ; 0 / 5440 ( 0 % ) ; 13 / 10880 ( < 1 % ) ;
+--------------+------+------------------------+-------------------+------------------------+
+-----------------------------------------------------------------------------+
; ESB Column Interconnect ;
+-------+------------------------+-------------------+------------------------+
; Col. ; Interconnect Available ; Interconnect Used ; Half Interconnect Used ;
+-------+------------------------+-------------------+------------------------+
; 0 ; 128 ; 0 / 128 ( 0 % ) ; 0 / 256 ( 0 % ) ;
; 1 ; 128 ; 0 / 128 ( 0 % ) ; 0 / 256 ( 0 % ) ;
; 2 ; 128 ; 0 / 128 ( 0 % ) ; 0 / 256 ( 0 % ) ;
; 3 ; 128 ; 0 / 128 ( 0 % ) ; 0 / 256 ( 0 % ) ;
; Total ; 512 ; 0 / 512 ( 0 % ) ; 0 / 1024 ( 0 % ) ;
+-------+------------------------+-------------------+------------------------+
+-----------------------------------------------------------+
; Fitter Resource Usage Summary ;
+-----------------------------------+-----------------------+
; Resource ; Usage ;
+-----------------------------------+-----------------------+
; Total logic elements ; 29 / 11,520 ( < 1 % ) ;
; Registers ; 17 / 11,520 ( < 1 % ) ;
; Logic elements in carry chains ; 0 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 14 / 152 ( 9 % ) ;
; -- Clock pins ; 1 / 4 ( 25 % ) ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 1 ;
; ESBs ; 0 / 72 ( 0 % ) ;
; Macrocells ; 0 / 1,152 ( 0 % ) ;
; ESB pterm bits used ; 0 / 147,456 ( 0 % ) ;
; ESB CAM bits used ; 0 / 147,456 ( 0 % ) ;
; Total memory bits ; 0 / 147,456 ( 0 % ) ;
; Total RAM block bits ; 0 / 147,456 ( 0 % ) ;
; FastRow interconnects ; 0 / 120 ( 0 % ) ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 17 ;
; Highest non-global fan-out signal ; show ;
; Highest non-global fan-out ; 16 ;
; Total fan-out ; 138 ;
; Average fan-out ; 3.21 ;
+-----------------------------------+-----------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; |ControlB ; 29 (29) ; 17 ; 0 ; 14 ; 0 ; 12 (12) ; 0 (0) ; 17 (17) ; 0 (0) ; 0 (0) ; |ControlB ; work ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+-----------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary ;
+----------+----------+-------------+-----------------------+-------------------------+---------------------+-----+
; Name ; Pin Type ; Pad to Core ; Pad to Input Register ; Core to Output Register ; Core to CE Register ; TCO ;
+----------+----------+-------------+-----------------------+-------------------------+---------------------+-----+
; clk ; Input ; OFF ; OFF ; OFF ; OFF ; OFF ;
; show ; Input ; ON ; OFF ; OFF ; OFF ; OFF ;
; timeh[0] ; Output ; OFF ; OFF ; OFF ; OFF ; OFF ;
; timeh[1] ; Output ; OFF ; OFF ; OFF ; OFF ; OFF ;
; timeh[2] ; Output ; OFF ; OFF ; OFF ; OFF ; OFF ;
; timeh[3] ; Output ; OFF ; OFF ; OFF ; OFF ; OFF ;
; timel[0] ; Output ; OFF ; OFF ; OFF ; OFF ; OFF ;
; timel⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?