ddsc.sim.rpt

DDS数字频率合成器

+-------------------+-------------------------+------------------+
; Node Name         ; Output Port Name        ; Output Port Type ;
+-------------------+-------------------------+------------------+
; |ddsc|acc[22]     ; |ddsc|acc[22]           ; regout           ;
; |ddsc|acc[23]     ; |ddsc|acc[23]           ; regout           ;
; |ddsc|acc[24]     ; |ddsc|acc[24]           ; regout           ;
; |ddsc|acc[21]     ; |ddsc|acc[21]           ; regout           ;
; |ddsc|acc[20]     ; |ddsc|acc[20]           ; regout           ;
; |ddsc|acc[19]     ; |ddsc|acc[19]           ; regout           ;
; |ddsc|acc[18]     ; |ddsc|acc[18]           ; regout           ;
; |ddsc|acc[17]     ; |ddsc|acc[17]           ; regout           ;
; |ddsc|acc[16]     ; |ddsc|acc[16]           ; regout           ;
; |ddsc|acc[15]     ; |ddsc|acc[15]           ; regout           ;
; |ddsc|acc[14]     ; |ddsc|acc[14]           ; regout           ;
; |ddsc|acc[13]     ; |ddsc|acc[13]           ; regout           ;
; |ddsc|acc[12]     ; |ddsc|acc[12]           ; regout           ;
; |ddsc|acc[11]     ; |ddsc|acc[11]           ; regout           ;
; |ddsc|acc[10]     ; |ddsc|acc[10]           ; regout           ;
; |ddsc|acc[9]      ; |ddsc|acc[9]            ; regout           ;
; |ddsc|acc[8]      ; |ddsc|acc[8]            ; regout           ;
; |ddsc|acc[7]      ; |ddsc|acc[7]            ; regout           ;
; |ddsc|acc[6]      ; |ddsc|acc[6]            ; regout           ;
; |ddsc|acc[5]      ; |ddsc|acc[5]            ; regout           ;
; |ddsc|acc[4]      ; |ddsc|acc[4]            ; regout           ;
; |ddsc|acc[3]      ; |ddsc|acc[3]            ; regout           ;
; |ddsc|acc[2]      ; |ddsc|acc[2]            ; regout           ;
; |ddsc|acc[1]      ; |ddsc|acc[1]            ; regout           ;
; |ddsc|acc[0]      ; |ddsc|acc[0]            ; regout           ;
; |ddsc|acc[0]~192  ; |ddsc|acc[0]~192        ; combout          ;
; |ddsc|acc[0]~192  ; |ddsc|acc[0]~193        ; cout             ;
; |ddsc|acc[1]~194  ; |ddsc|acc[1]~194        ; combout          ;
; |ddsc|acc[1]~194  ; |ddsc|acc[1]~195        ; cout             ;
; |ddsc|acc[2]~196  ; |ddsc|acc[2]~196        ; combout          ;
; |ddsc|acc[2]~196  ; |ddsc|acc[2]~197        ; cout             ;
; |ddsc|acc[3]~198  ; |ddsc|acc[3]~198        ; combout          ;
; |ddsc|acc[3]~198  ; |ddsc|acc[3]~199        ; cout             ;
; |ddsc|acc[4]~200  ; |ddsc|acc[4]~200        ; combout          ;
; |ddsc|acc[4]~200  ; |ddsc|acc[4]~201        ; cout             ;
; |ddsc|acc[5]~202  ; |ddsc|acc[5]~202        ; combout          ;
; |ddsc|acc[5]~202  ; |ddsc|acc[5]~203        ; cout             ;
; |ddsc|acc[6]~204  ; |ddsc|acc[6]~204        ; combout          ;
; |ddsc|acc[6]~204  ; |ddsc|acc[6]~205        ; cout             ;
; |ddsc|acc[7]~206  ; |ddsc|acc[7]~206        ; combout          ;
; |ddsc|acc[7]~206  ; |ddsc|acc[7]~207        ; cout             ;
; |ddsc|acc[8]~208  ; |ddsc|acc[8]~208        ; combout          ;
; |ddsc|acc[8]~208  ; |ddsc|acc[8]~209        ; cout             ;
; |ddsc|acc[9]~210  ; |ddsc|acc[9]~210        ; combout          ;
; |ddsc|acc[9]~210  ; |ddsc|acc[9]~211        ; cout             ;
; |ddsc|acc[10]~212 ; |ddsc|acc[10]~212       ; combout          ;
; |ddsc|acc[10]~212 ; |ddsc|acc[10]~213       ; cout             ;
; |ddsc|acc[11]~214 ; |ddsc|acc[11]~214       ; combout          ;
; |ddsc|acc[11]~214 ; |ddsc|acc[11]~215       ; cout             ;
; |ddsc|acc[12]~216 ; |ddsc|acc[12]~216       ; combout          ;
; |ddsc|acc[12]~216 ; |ddsc|acc[12]~217       ; cout             ;
; |ddsc|acc[13]~218 ; |ddsc|acc[13]~218       ; combout          ;
; |ddsc|acc[13]~218 ; |ddsc|acc[13]~219       ; cout             ;
; |ddsc|acc[14]~220 ; |ddsc|acc[14]~220       ; combout          ;
; |ddsc|acc[14]~220 ; |ddsc|acc[14]~221       ; cout             ;
; |ddsc|acc[15]~222 ; |ddsc|acc[15]~222       ; combout          ;
; |ddsc|acc[15]~222 ; |ddsc|acc[15]~223       ; cout             ;
; |ddsc|acc[16]~224 ; |ddsc|acc[16]~224       ; combout          ;
; |ddsc|acc[16]~224 ; |ddsc|acc[16]~225       ; cout             ;
; |ddsc|acc[17]~226 ; |ddsc|acc[17]~226       ; combout          ;
; |ddsc|acc[17]~226 ; |ddsc|acc[17]~227       ; cout             ;
; |ddsc|acc[18]~228 ; |ddsc|acc[18]~228       ; combout          ;
; |ddsc|acc[18]~228 ; |ddsc|acc[18]~229       ; cout             ;
; |ddsc|acc[19]~230 ; |ddsc|acc[19]~230       ; combout          ;
; |ddsc|acc[19]~230 ; |ddsc|acc[19]~231       ; cout             ;
; |ddsc|acc[20]~232 ; |ddsc|acc[20]~232       ; combout          ;
; |ddsc|acc[20]~232 ; |ddsc|acc[20]~233       ; cout             ;
; |ddsc|acc[21]~234 ; |ddsc|acc[21]~234       ; combout          ;
; |ddsc|acc[21]~234 ; |ddsc|acc[21]~235       ; cout             ;
; |ddsc|acc[22]~236 ; |ddsc|acc[22]~236       ; combout          ;
; |ddsc|acc[22]~236 ; |ddsc|acc[22]~237       ; cout             ;
; |ddsc|acc[23]~238 ; |ddsc|acc[23]~238       ; combout          ;
; |ddsc|acc[23]~238 ; |ddsc|acc[23]~239       ; cout             ;
; |ddsc|acc[24]~240 ; |ddsc|acc[24]~240       ; combout          ;
; |ddsc|acc[24]~240 ; |ddsc|acc[24]~241       ; cout             ;
; |ddsc|freqin[22]  ; |ddsc|freqin[22]~corein ; combout          ;
; |ddsc|freqin[21]  ; |ddsc|freqin[21]~corein ; combout          ;
; |ddsc|freqin[20]  ; |ddsc|freqin[20]~corein ; combout          ;
; |ddsc|freqin[19]  ; |ddsc|freqin[19]~corein ; combout          ;
; |ddsc|freqin[18]  ; |ddsc|freqin[18]~corein ; combout          ;
; |ddsc|freqin[17]  ; |ddsc|freqin[17]~corein ; combout          ;
; |ddsc|freqin[16]  ; |ddsc|freqin[16]~corein ; combout          ;
; |ddsc|freqin[15]  ; |ddsc|freqin[15]~corein ; combout          ;
; |ddsc|freqin[14]  ; |ddsc|freqin[14]~corein ; combout          ;
; |ddsc|freqin[13]  ; |ddsc|freqin[13]~corein ; combout          ;
; |ddsc|freqin[12]  ; |ddsc|freqin[12]~corein ; combout          ;
; |ddsc|freqin[11]  ; |ddsc|freqin[11]~corein ; combout          ;
; |ddsc|freqin[10]  ; |ddsc|freqin[10]~corein ; combout          ;
; |ddsc|freqin[9]   ; |ddsc|freqin[9]~corein  ; combout          ;
; |ddsc|freqin[8]   ; |ddsc|freqin[8]~corein  ; combout          ;
; |ddsc|freqin[7]   ; |ddsc|freqin[7]~corein  ; combout          ;
; |ddsc|freqin[6]   ; |ddsc|freqin[6]~corein  ; combout          ;
; |ddsc|freqin[5]   ; |ddsc|freqin[5]~corein  ; combout          ;
; |ddsc|freqin[4]   ; |ddsc|freqin[4]~corein  ; combout          ;
; |ddsc|freqin[3]   ; |ddsc|freqin[3]~corein  ; combout          ;
; |ddsc|freqin[2]   ; |ddsc|freqin[2]~corein  ; combout          ;
; |ddsc|freqin[1]   ; |ddsc|freqin[1]~corein  ; combout          ;
; |ddsc|freqin[0]   ; |ddsc|freqin[0]~corein  ; combout          ;
; |ddsc|freqin[23]  ; |ddsc|freqin[23]~corein ; combout          ;
; |ddsc|freqin[24]  ; |ddsc|freqin[24]~corein ; combout          ;
; |ddsc|freqin[25]  ; |ddsc|freqin[25]~corein ; combout          ;
; |ddsc|freqin[26]  ; |ddsc|freqin[26]~corein ; combout          ;
; |ddsc|freqin[27]  ; |ddsc|freqin[27]~corein ; combout          ;
; |ddsc|freqin[28]  ; |ddsc|freqin[28]~corein ; combout          ;
; |ddsc|freqin[29]  ; |ddsc|freqin[29]~corein ; combout          ;
; |ddsc|freqin[30]  ; |ddsc|freqin[30]~corein ; combout          ;
; |ddsc|freqin[31]  ; |ddsc|freqin[31]~corein ; combout          ;
+-------------------+-------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 7.2 Build 207 03/18/2008 Service Pack 3 SJ Full Version
    Info: Processing started: Tue May 12 14:59:57 2009
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off ddsc -c ddsc
Info: Using vector source file "D:/altera/qdesigns/dds/ddsc.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      28.19 %
Info: Number of transitions in simulation is 20704
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Allocated 104 megabytes of memory during processing
    Info: Processing ended: Tue May 12 15:00:00 2009
    Info: Elapsed time: 00:00:03