📄 ddsc.sim.rpt
字号:
; |ddsc|acc[27]~246 ; |ddsc|acc[27]~247 ; cout ;
; |ddsc|acc[28]~248 ; |ddsc|acc[28]~248 ; combout ;
; |ddsc|acc[28]~248 ; |ddsc|acc[28]~249 ; cout ;
; |ddsc|acc[29]~250 ; |ddsc|acc[29]~250 ; combout ;
; |ddsc|acc[29]~250 ; |ddsc|acc[29]~251 ; cout ;
; |ddsc|acc[30]~252 ; |ddsc|acc[30]~252 ; combout ;
; |ddsc|acc[30]~252 ; |ddsc|acc[30]~253 ; cout ;
; |ddsc|acc[31]~254 ; |ddsc|acc[31]~254 ; combout ;
; |ddsc|clk ; |ddsc|clk~corein ; combout ;
; |ddsc|ddsout[0] ; |ddsc|ddsout[0] ; padio ;
; |ddsc|ddsout[1] ; |ddsc|ddsout[1] ; padio ;
; |ddsc|ddsout[2] ; |ddsc|ddsout[2] ; padio ;
; |ddsc|ddsout[3] ; |ddsc|ddsout[3] ; padio ;
; |ddsc|ddsout[4] ; |ddsc|ddsout[4] ; padio ;
; |ddsc|ddsout[5] ; |ddsc|ddsout[5] ; padio ;
; |ddsc|ddsout[6] ; |ddsc|ddsout[6] ; padio ;
; |ddsc|ddsout[7] ; |ddsc|ddsout[7] ; padio ;
; |ddsc|ddsout[8] ; |ddsc|ddsout[8] ; padio ;
; |ddsc|ddsout[9] ; |ddsc|ddsout[9] ; padio ;
; |ddsc|clk~clkctrl ; |ddsc|clk~clkctrl ; outclk ;
+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------+
; Missing 1-Value Coverage ;
+-------------------+-------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-------------------+-------------------------+------------------+
; |ddsc|acc[22] ; |ddsc|acc[22] ; regout ;
; |ddsc|acc[23] ; |ddsc|acc[23] ; regout ;
; |ddsc|acc[24] ; |ddsc|acc[24] ; regout ;
; |ddsc|acc[21] ; |ddsc|acc[21] ; regout ;
; |ddsc|acc[20] ; |ddsc|acc[20] ; regout ;
; |ddsc|acc[19] ; |ddsc|acc[19] ; regout ;
; |ddsc|acc[18] ; |ddsc|acc[18] ; regout ;
; |ddsc|acc[17] ; |ddsc|acc[17] ; regout ;
; |ddsc|acc[16] ; |ddsc|acc[16] ; regout ;
; |ddsc|acc[15] ; |ddsc|acc[15] ; regout ;
; |ddsc|acc[14] ; |ddsc|acc[14] ; regout ;
; |ddsc|acc[13] ; |ddsc|acc[13] ; regout ;
; |ddsc|acc[12] ; |ddsc|acc[12] ; regout ;
; |ddsc|acc[11] ; |ddsc|acc[11] ; regout ;
; |ddsc|acc[10] ; |ddsc|acc[10] ; regout ;
; |ddsc|acc[9] ; |ddsc|acc[9] ; regout ;
; |ddsc|acc[8] ; |ddsc|acc[8] ; regout ;
; |ddsc|acc[7] ; |ddsc|acc[7] ; regout ;
; |ddsc|acc[6] ; |ddsc|acc[6] ; regout ;
; |ddsc|acc[5] ; |ddsc|acc[5] ; regout ;
; |ddsc|acc[4] ; |ddsc|acc[4] ; regout ;
; |ddsc|acc[3] ; |ddsc|acc[3] ; regout ;
; |ddsc|acc[2] ; |ddsc|acc[2] ; regout ;
; |ddsc|acc[1] ; |ddsc|acc[1] ; regout ;
; |ddsc|acc[0] ; |ddsc|acc[0] ; regout ;
; |ddsc|acc[0]~192 ; |ddsc|acc[0]~192 ; combout ;
; |ddsc|acc[0]~192 ; |ddsc|acc[0]~193 ; cout ;
; |ddsc|acc[1]~194 ; |ddsc|acc[1]~194 ; combout ;
; |ddsc|acc[1]~194 ; |ddsc|acc[1]~195 ; cout ;
; |ddsc|acc[2]~196 ; |ddsc|acc[2]~196 ; combout ;
; |ddsc|acc[2]~196 ; |ddsc|acc[2]~197 ; cout ;
; |ddsc|acc[3]~198 ; |ddsc|acc[3]~198 ; combout ;
; |ddsc|acc[3]~198 ; |ddsc|acc[3]~199 ; cout ;
; |ddsc|acc[4]~200 ; |ddsc|acc[4]~200 ; combout ;
; |ddsc|acc[4]~200 ; |ddsc|acc[4]~201 ; cout ;
; |ddsc|acc[5]~202 ; |ddsc|acc[5]~202 ; combout ;
; |ddsc|acc[5]~202 ; |ddsc|acc[5]~203 ; cout ;
; |ddsc|acc[6]~204 ; |ddsc|acc[6]~204 ; combout ;
; |ddsc|acc[6]~204 ; |ddsc|acc[6]~205 ; cout ;
; |ddsc|acc[7]~206 ; |ddsc|acc[7]~206 ; combout ;
; |ddsc|acc[7]~206 ; |ddsc|acc[7]~207 ; cout ;
; |ddsc|acc[8]~208 ; |ddsc|acc[8]~208 ; combout ;
; |ddsc|acc[8]~208 ; |ddsc|acc[8]~209 ; cout ;
; |ddsc|acc[9]~210 ; |ddsc|acc[9]~210 ; combout ;
; |ddsc|acc[9]~210 ; |ddsc|acc[9]~211 ; cout ;
; |ddsc|acc[10]~212 ; |ddsc|acc[10]~212 ; combout ;
; |ddsc|acc[10]~212 ; |ddsc|acc[10]~213 ; cout ;
; |ddsc|acc[11]~214 ; |ddsc|acc[11]~214 ; combout ;
; |ddsc|acc[11]~214 ; |ddsc|acc[11]~215 ; cout ;
; |ddsc|acc[12]~216 ; |ddsc|acc[12]~216 ; combout ;
; |ddsc|acc[12]~216 ; |ddsc|acc[12]~217 ; cout ;
; |ddsc|acc[13]~218 ; |ddsc|acc[13]~218 ; combout ;
; |ddsc|acc[13]~218 ; |ddsc|acc[13]~219 ; cout ;
; |ddsc|acc[14]~220 ; |ddsc|acc[14]~220 ; combout ;
; |ddsc|acc[14]~220 ; |ddsc|acc[14]~221 ; cout ;
; |ddsc|acc[15]~222 ; |ddsc|acc[15]~222 ; combout ;
; |ddsc|acc[15]~222 ; |ddsc|acc[15]~223 ; cout ;
; |ddsc|acc[16]~224 ; |ddsc|acc[16]~224 ; combout ;
; |ddsc|acc[16]~224 ; |ddsc|acc[16]~225 ; cout ;
; |ddsc|acc[17]~226 ; |ddsc|acc[17]~226 ; combout ;
; |ddsc|acc[17]~226 ; |ddsc|acc[17]~227 ; cout ;
; |ddsc|acc[18]~228 ; |ddsc|acc[18]~228 ; combout ;
; |ddsc|acc[18]~228 ; |ddsc|acc[18]~229 ; cout ;
; |ddsc|acc[19]~230 ; |ddsc|acc[19]~230 ; combout ;
; |ddsc|acc[19]~230 ; |ddsc|acc[19]~231 ; cout ;
; |ddsc|acc[20]~232 ; |ddsc|acc[20]~232 ; combout ;
; |ddsc|acc[20]~232 ; |ddsc|acc[20]~233 ; cout ;
; |ddsc|acc[21]~234 ; |ddsc|acc[21]~234 ; combout ;
; |ddsc|acc[21]~234 ; |ddsc|acc[21]~235 ; cout ;
; |ddsc|acc[22]~236 ; |ddsc|acc[22]~236 ; combout ;
; |ddsc|acc[22]~236 ; |ddsc|acc[22]~237 ; cout ;
; |ddsc|acc[23]~238 ; |ddsc|acc[23]~238 ; combout ;
; |ddsc|acc[23]~238 ; |ddsc|acc[23]~239 ; cout ;
; |ddsc|acc[24]~240 ; |ddsc|acc[24]~240 ; combout ;
; |ddsc|acc[24]~240 ; |ddsc|acc[24]~241 ; cout ;
; |ddsc|freqin[22] ; |ddsc|freqin[22]~corein ; combout ;
; |ddsc|freqin[21] ; |ddsc|freqin[21]~corein ; combout ;
; |ddsc|freqin[20] ; |ddsc|freqin[20]~corein ; combout ;
; |ddsc|freqin[19] ; |ddsc|freqin[19]~corein ; combout ;
; |ddsc|freqin[18] ; |ddsc|freqin[18]~corein ; combout ;
; |ddsc|freqin[17] ; |ddsc|freqin[17]~corein ; combout ;
; |ddsc|freqin[16] ; |ddsc|freqin[16]~corein ; combout ;
; |ddsc|freqin[15] ; |ddsc|freqin[15]~corein ; combout ;
; |ddsc|freqin[14] ; |ddsc|freqin[14]~corein ; combout ;
; |ddsc|freqin[13] ; |ddsc|freqin[13]~corein ; combout ;
; |ddsc|freqin[12] ; |ddsc|freqin[12]~corein ; combout ;
; |ddsc|freqin[11] ; |ddsc|freqin[11]~corein ; combout ;
; |ddsc|freqin[10] ; |ddsc|freqin[10]~corein ; combout ;
; |ddsc|freqin[9] ; |ddsc|freqin[9]~corein ; combout ;
; |ddsc|freqin[8] ; |ddsc|freqin[8]~corein ; combout ;
; |ddsc|freqin[7] ; |ddsc|freqin[7]~corein ; combout ;
; |ddsc|freqin[6] ; |ddsc|freqin[6]~corein ; combout ;
; |ddsc|freqin[5] ; |ddsc|freqin[5]~corein ; combout ;
; |ddsc|freqin[4] ; |ddsc|freqin[4]~corein ; combout ;
; |ddsc|freqin[3] ; |ddsc|freqin[3]~corein ; combout ;
; |ddsc|freqin[2] ; |ddsc|freqin[2]~corein ; combout ;
; |ddsc|freqin[1] ; |ddsc|freqin[1]~corein ; combout ;
; |ddsc|freqin[0] ; |ddsc|freqin[0]~corein ; combout ;
; |ddsc|freqin[23] ; |ddsc|freqin[23]~corein ; combout ;
; |ddsc|freqin[24] ; |ddsc|freqin[24]~corein ; combout ;
; |ddsc|freqin[25] ; |ddsc|freqin[25]~corein ; combout ;
; |ddsc|freqin[26] ; |ddsc|freqin[26]~corein ; combout ;
; |ddsc|freqin[27] ; |ddsc|freqin[27]~corein ; combout ;
; |ddsc|freqin[28] ; |ddsc|freqin[28]~corein ; combout ;
; |ddsc|freqin[29] ; |ddsc|freqin[29]~corein ; combout ;
; |ddsc|freqin[30] ; |ddsc|freqin[30]~corein ; combout ;
; |ddsc|freqin[31] ; |ddsc|freqin[31]~corein ; combout ;
+-------------------+-------------------------+------------------+
The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------+
; Missing 0-Value Coverage ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -