📄 ram.fit.rpt
字号:
; 12 ; ^DATA0 ; ;
; 13 ; ^DCLK ; ;
; 14 ; ^nCE ; ;
; 15 ; #TDI ; ;
; 16 ; GND* ; ;
; 17 ; GND* ; ;
; 18 ; q[3] ; TTL ;
; 19 ; q[13] ; TTL ;
; 20 ; VCC_INT ; ;
; 21 ; data[2] ; TTL ;
; 22 ; q[6] ; TTL ;
; 23 ; q[0] ; TTL ;
; 24 ; q[5] ; TTL ;
; 25 ; GND* ; ;
; 26 ; GND_INT ; ;
; 27 ; data[7] ; TTL ;
; 28 ; q[11] ; TTL ;
; 29 ; data[14] ; TTL ;
; 30 ; q[8] ; TTL ;
; 31 ; ^MSEL0 ; ;
; 32 ; ^MSEL1 ; ;
; 33 ; VCC_INT ; ;
; 34 ; ^nCONFIG ; ;
; 35 ; data[12] ; TTL ;
; 36 ; address[7] ; TTL ;
; 37 ; GND* ; ;
; 38 ; q[7] ; TTL ;
; 39 ; data[5] ; TTL ;
; 40 ; VCC_INT ; ;
; 41 ; GND_INT ; ;
; 42 ; address[2] ; TTL ;
; 43 ; inclock ; TTL ;
; 44 ; address[1] ; TTL ;
; 45 ; VCC_INT ; ;
; 46 ; GND_INT ; ;
; 47 ; GND* ; ;
; 48 ; GND* ; ;
; 49 ; q[9] ; TTL ;
; 50 ; q[1] ; TTL ;
; 51 ; data[1] ; TTL ;
; 52 ; GND* ; ;
; 53 ; GND* ; ;
; 54 ; GND* ; ;
; 55 ; ^nSTATUS ; ;
; 56 ; #TRST ; ;
; 57 ; #TMS ; ;
; 58 ; data[9] ; TTL ;
; 59 ; data[10] ; TTL ;
; 60 ; q[10] ; TTL ;
; 61 ; data[11] ; TTL ;
; 62 ; data[8] ; TTL ;
; 63 ; VCC_INT ; ;
; 64 ; q[15] ; TTL ;
; 65 ; q[4] ; TTL ;
; 66 ; data[0] ; TTL ;
; 67 ; data[4] ; TTL ;
; 68 ; GND_INT ; ;
; 69 ; GND* ; ;
; 70 ; GND* ; ;
; 71 ; q[2] ; TTL ;
; 72 ; q[14] ; TTL ;
; 73 ; GND* ; ;
; 74 ; #TDO ; ;
; 75 ; ^nCEO ; ;
; 76 ; ^CONF_DONE ; ;
; 77 ; #TCK ; ;
; 78 ; GND* ; ;
; 79 ; GND* ; ;
; 80 ; GND* ; ;
; 81 ; GND* ; ;
; 82 ; GND_INT ; ;
; 83 ; GND* ; ;
; 84 ; we ; TTL ;
+-------+------------+--------------+
+---------------------------------------------------------+
; Control Signals ;
+---------+-------+---------+--------------+--------------+
; Name ; Pin # ; Fan-Out ; Usage ; Global Usage ;
+---------+-------+---------+--------------+--------------+
; inclock ; 43 ; 16 ; Clock ; Pin ;
; we ; 84 ; 16 ; Write enable ; Non-global ;
+---------+-------+---------+--------------+--------------+
+---------------------------------------+
; Global & Other Fast Signals ;
+------------+-------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+------------+-------+---------+--------+
; inclock ; 43 ; 16 ; yes ;
; we ; 84 ; 16 ; no ;
; address[0] ; 2 ; 16 ; no ;
; address[1] ; 44 ; 16 ; no ;
; address[2] ; 42 ; 16 ; no ;
; address[3] ; 1 ; 16 ; no ;
+------------+-------+---------+--------+
+--------------------------------------------------------------------------------------------+
; Embedded Cells ;
+--------+--------------------------------------------------------------------+------+-------+
; Cell # ; Name ; Mode ; Turbo ;
+--------+--------------------------------------------------------------------+------+-------+
; EC4_B ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[15] ; RAM ; Off ;
; EC1_C ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[14] ; RAM ; Off ;
; EC7_C ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[13] ; RAM ; Off ;
; EC3_C ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[12] ; RAM ; Off ;
; EC5_C ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[11] ; RAM ; Off ;
; EC4_C ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[10] ; RAM ; Off ;
; EC6_C ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[9] ; RAM ; Off ;
; EC2_C ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[8] ; RAM ; Off ;
; EC8_C ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7] ; RAM ; Off ;
; EC1_B ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6] ; RAM ; Off ;
; EC5_B ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[5] ; RAM ; Off ;
; EC8_B ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4] ; RAM ; Off ;
; EC3_B ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3] ; RAM ; Off ;
; EC2_B ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2] ; RAM ; Off ;
; EC6_B ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1] ; RAM ; Off ;
; EC7_B ; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0] ; RAM ; Off ;
+--------+--------------------------------------------------------------------+------+-------+
+------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------------------------------------------------------+---------+
; Name ; Fan-Out ;
+--------------------------------------------------------------------+---------+
; we ; 16 ;
; address[5] ; 16 ;
; address[6] ; 16 ;
; address[7] ; 16 ;
; address[0] ; 16 ;
; address[1] ; 16 ;
; address[3] ; 16 ;
; address[4] ; 16 ;
; address[2] ; 16 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[9] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1] ; 1 ;
; data[10] ; 1 ;
; data[2] ; 1 ;
; data[8] ; 1 ;
; data[11] ; 1 ;
; data[9] ; 1 ;
; data[12] ; 1 ;
; data[13] ; 1 ;
; data[1] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[10] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4] ; 1 ;
; data[7] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[5] ; 1 ;
; data[5] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[12] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7] ; 1 ;
; data[15] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0] ; 1 ;
; data[0] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[13] ; 1 ;
; data[6] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[11] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[14] ; 1 ;
; data[14] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[8] ; 1 ;
; data[4] ; 1 ;
; data[3] ; 1 ;
; lpm_ram_dq0:inst|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[15] ; 1 ;
+--------------------------------------------------------------------+---------+
+-----------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+--------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
; A ; 3 / 96 ( 3 % ) ; 0 / 48 ( 0 % ) ; 1 / 48 ( 2 % ) ;
; B ; 13 / 96 ( 14 % ) ; 7 / 48 ( 15 % ) ; 0 / 48 ( 0 % ) ;
; C ; 12 / 96 ( 13 % ) ; 6 / 48 ( 13 % ) ; 0 / 48 ( 0 % ) ;
; Total ; 28 / 288 ( 10 % ) ; 13 / 144 ( 9 % ) ; 1 / 144 ( < 1 % ) ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -