fpq.hier_info

基于fpga数字钟系统

|FPQ
clk => count[25].CLK
clk => count[24].CLK
clk => count[23].CLK
clk => count[22].CLK
clk => count[21].CLK
clk => count[20].CLK
clk => count[19].CLK
clk => count[18].CLK
clk => count[17].CLK
clk => count[16].CLK
clk => count[15].CLK
clk => count[14].CLK
clk => count[13].CLK
clk => count[12].CLK
clk => count[11].CLK
clk => count[10].CLK
clk => count[9].CLK
clk => count[8].CLK
clk => count[7].CLK
clk => count[6].CLK
clk => count[5].CLK
clk => count[4].CLK
clk => count[3].CLK
clk => count[2].CLK
clk => count[1].CLK
clk => count[0].CLK
clk => QD~reg0.CLK
clk => MOUNT[11].CLK
clk => MOUNT[10].CLK
clk => MOUNT[9].CLK
clk => MOUNT[8].CLK
clk => MOUNT[7].CLK
clk => MOUNT[6].CLK
clk => MOUNT[5].CLK
clk => MOUNT[4].CLK
clk => MOUNT[3].CLK
clk => MOUNT[2].CLK
clk => MOUNT[1].CLK
clk => MOUNT[0].CLK
clk => QG~reg0.CLK
clk => fmq[22].CLK
clk => fmq[21].CLK
clk => fmq[20].CLK
clk => fmq[19].CLK
clk => fmq[18].CLK
clk => fmq[17].CLK
clk => fmq[16].CLK
clk => fmq[15].CLK
clk => fmq[14].CLK
clk => fmq[13].CLK
clk => fmq[12].CLK
clk => fmq[11].CLK
clk => fmq[10].CLK
clk => fmq[9].CLK
clk => fmq[8].CLK
clk => fmq[7].CLK
clk => fmq[6].CLK
clk => fmq[5].CLK
clk => fmq[4].CLK
clk => fmq[3].CLK
clk => fmq[2].CLK
clk => fmq[1].CLK
clk => fmq[0].CLK
clk => M~reg0.CLK
QG <= QG~reg0.DB_MAX_OUTPUT_PORT_TYPE
QD <= QD~reg0.DB_MAX_OUTPUT_PORT_TYPE
M <= M~reg0.DB_MAX_OUTPUT_PORT_TYPE