📄 main.pin
字号:
-- Copyright (C) 1991-2006 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
------------------------------------------------------------------------------
------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCC_INT : Dedicated power pin, which MUST be connected to VCC (2.5V).
-- VCC_IO : Dedicated power pin, which MUST be connected to VCC (Refer to
-- the table below for voltage).
-- GND : Dedicated ground pin, which MUST be connected to GND.
-- GND+ : Unused input. This pin should be connected to GND. It may also
-- be connected to a valid signal on the board (low, high, or
-- toggling) if that signal is required for a different revision
-- of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
------------------------------------------------------------------------------
Quartus II Version 6.0 Build 178 04/27/2006 SJ Full Version
CHIP "main" ASSIGNED TO AN: EP1K10TC100-1
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
CONF_DONE : 1 : bidir : : : :
nCEO : 2 : output : : : :
TDO : 3 : output : : : :
VCC_IO : 4 : power : : 3.3V : :
Acceleration[14] : 5 : input : LVTTL/LVCMOS : : : N
Acceleration[11] : 6 : input : LVTTL/LVCMOS : : : N
Acceleration[4] : 7 : input : LVTTL/LVCMOS : : : N
Acceleration[1] : 8 : input : LVTTL/LVCMOS : : : N
Acceleration[3] : 9 : input : LVTTL/LVCMOS : : : N
Acceleration[7] : 10 : input : LVTTL/LVCMOS : : : N
GND_INT : 11 : gnd : : : :
VCC_INT : 12 : power : : 2.5V : :
Step_Sum[8] : 13 : input : LVTTL/LVCMOS : : : N
Step_Sum[1] : 14 : input : LVTTL/LVCMOS : : : N
Step_Sum[17] : 15 : input : LVTTL/LVCMOS : : : N
Step_Sum[4] : 16 : input : LVTTL/LVCMOS : : : N
VCC_IO : 17 : power : : 3.3V : :
GND_INT : 18 : gnd : : : :
GND* : 19 : : : : :
Initial_Speed[7] : 20 : input : LVTTL/LVCMOS : : : N
Initial_Speed[4] : 21 : input : LVTTL/LVCMOS : : : N
GND* : 22 : : : : :
GND* : 23 : : : : :
TMS : 24 : input : : : :
nSTATUS : 25 : bidir : : : :
Step_Sum[5] : 26 : input : LVTTL/LVCMOS : : : N
Step_Sum[22] : 27 : input : LVTTL/LVCMOS : : : N
Step_Sum[0] : 28 : input : LVTTL/LVCMOS : : : N
Step_Sum[9] : 29 : input : LVTTL/LVCMOS : : : N
Step_Sum[16] : 30 : input : LVTTL/LVCMOS : : : N
Step_Sum[3] : 31 : input : LVTTL/LVCMOS : : : N
Step_Sum[19] : 32 : input : LVTTL/LVCMOS : : : N
Step_Sum[14] : 33 : input : LVTTL/LVCMOS : : : N
Step_Sum[18] : 34 : input : LVTTL/LVCMOS : : : N
VCC_INT : 35 : power : : 2.5V : :
GND_INT : 36 : gnd : : : :
VCC_CKLK : 37 : power : : 2.5V : :
Acceleration[16] : 38 : input : LVTTL/LVCMOS : : : N
Clock_8MHz : 39 : input : LVTTL/LVCMOS : : : N
Acceleration[6] : 40 : input : LVTTL/LVCMOS : : : N
GND_CKLK : 41 : gnd : : : :
GND_INT : 42 : gnd : : : :
Acceleration[15] : 43 : input : LVTTL/LVCMOS : : : N
VCC_IO : 44 : power : : 3.3V : :
Initial_Speed[11] : 45 : input : LVTTL/LVCMOS : : : N
Initial_Speed[5] : 46 : input : LVTTL/LVCMOS : : : N
Initial_Speed[14] : 47 : input : LVTTL/LVCMOS : : : N
Acceleration[13] : 48 : input : LVTTL/LVCMOS : : : N
Initial_Speed[1] : 49 : input : LVTTL/LVCMOS : : : N
Initial_Speed[12] : 50 : input : LVTTL/LVCMOS : : : N
nCONFIG : 51 : input : : : :
VCC_INT : 52 : power : : 2.5V : :
MSEL1 : 53 : input : : : :
MSEL0 : 54 : input : : : :
Pulse_Wave : 55 : output : LVTTL/LVCMOS : : : N
GND* : 56 : : : : :
Initial_Speed[15] : 57 : input : LVTTL/LVCMOS : : : N
Initial_Speed[8] : 58 : input : LVTTL/LVCMOS : : : N
GND_INT : 59 : gnd : : : :
VCC_INT : 60 : power : : 2.5V : :
Step_Sum[7] : 61 : input : LVTTL/LVCMOS : : : N
Step_Sum[23] : 62 : input : LVTTL/LVCMOS : : : N
Step_Sum[13] : 63 : input : LVTTL/LVCMOS : : : N
Step_Sum[15] : 64 : input : LVTTL/LVCMOS : : : N
Step_Sum[21] : 65 : input : LVTTL/LVCMOS : : : N
GND_INT : 66 : gnd : : : :
VCC_IO : 67 : power : : 3.3V : :
Acceleration[12] : 68 : input : LVTTL/LVCMOS : : : N
Acceleration[9] : 69 : input : LVTTL/LVCMOS : : : N
Acceleration[8] : 70 : input : LVTTL/LVCMOS : : : N
Acceleration[0] : 71 : input : LVTTL/LVCMOS : : : N
VCC_INT : 72 : power : : 2.5V : :
TDI : 73 : input : : : :
nCE : 74 : input : : : :
DCLK : 75 : bidir : : : :
DATA0 : 76 : input : : : :
Initial_Speed[0] : 77 : input : LVTTL/LVCMOS : : : N
Acceleration[2] : 78 : input : LVTTL/LVCMOS : : : N
Initial_Speed[9] : 79 : input : LVTTL/LVCMOS : : : N
Acceleration[10] : 80 : input : LVTTL/LVCMOS : : : N
Initial_Speed[6] : 81 : input : LVTTL/LVCMOS : : : N
Initial_Speed[3] : 82 : input : LVTTL/LVCMOS : : : N
VCC_IO : 83 : power : : 3.3V : :
Initial_Speed[2] : 84 : input : LVTTL/LVCMOS : : : N
Initial_Speed[13] : 85 : input : LVTTL/LVCMOS : : : N
Initial_Speed[10] : 86 : input : LVTTL/LVCMOS : : : N
GND* : 87 : : : : :
GND_INT : 88 : gnd : : : :
Reset : 89 : input : LVTTL/LVCMOS : : : N
Acceleration[5] : 90 : input : LVTTL/LVCMOS : : : N
GND+ : 91 : : : : :
VCC_INT : 92 : power : : 2.5V : :
Step_Sum[20] : 93 : input : LVTTL/LVCMOS : : : N
Step_Sum[11] : 94 : input : LVTTL/LVCMOS : : : N
GND_INT : 95 : gnd : : : :
Step_Sum[10] : 96 : input : LVTTL/LVCMOS : : : N
Step_Sum[12] : 97 : input : LVTTL/LVCMOS : : : N
Step_Sum[2] : 98 : input : LVTTL/LVCMOS : : : N
Step_Sum[6] : 99 : input : LVTTL/LVCMOS : : : N
TCK : 100 : input : : : :
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -