gift2.hier_info

是一些很好的FPGA设计实例

|gift2
y[0] <= y[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[1] <= y[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[2] <= y[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[3] <= y[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[0] <= c[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[1] <= c[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[2] <= c[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[3] <= c[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[4] <= c[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[5] <= c[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[6] <= c[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[7] <= c[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[8] <= c[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[9] <= c[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[10] <= c[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[11] <= c[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[12] <= c[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[13] <= c[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[14] <= c[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c[15] <= c[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
clk1 => i[30].CLK
clk1 => i[29].CLK
clk1 => i[28].CLK
clk1 => i[27].CLK
clk1 => i[26].CLK
clk1 => i[25].CLK
clk1 => i[24].CLK
clk1 => i[23].CLK
clk1 => i[22].CLK
clk1 => i[21].CLK
clk1 => i[20].CLK
clk1 => i[19].CLK
clk1 => i[18].CLK
clk1 => i[17].CLK
clk1 => i[16].CLK
clk1 => i[15].CLK
clk1 => i[14].CLK
clk1 => i[13].CLK
clk1 => i[12].CLK
clk1 => i[11].CLK
clk1 => i[10].CLK
clk1 => i[9].CLK
clk1 => i[8].CLK
clk1 => i[7].CLK
clk1 => i[6].CLK
clk1 => i[5].CLK
clk1 => i[4].CLK
clk1 => i[3].CLK
clk1 => i[2].CLK
clk1 => i[1].CLK
clk1 => i[0].CLK
clk1 => i[31].CLK
clk2 => y[2]~reg0.CLK
clk2 => y[1]~reg0.CLK
clk2 => y[0]~reg0.CLK
clk2 => c[15]~reg0.CLK
clk2 => c[14]~reg0.CLK
clk2 => c[13]~reg0.CLK
clk2 => c[12]~reg0.CLK
clk2 => c[11]~reg0.CLK
clk2 => c[10]~reg0.CLK
clk2 => c[9]~reg0.CLK
clk2 => c[8]~reg0.CLK
clk2 => c[7]~reg0.CLK
clk2 => c[6]~reg0.CLK
clk2 => c[5]~reg0.CLK
clk2 => c[4]~reg0.CLK
clk2 => c[3]~reg0.CLK
clk2 => c[2]~reg0.CLK
clk2 => c[1]~reg0.CLK
clk2 => c[0]~reg0.CLK
clk2 => y[3]~reg0.CLK