keyvalue.hier_info

是一些很好的FPGA设计实例

|KEYVALUE
clk => dout[2]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[0]~reg0.CLK
clk => dout[3]~reg0.CLK
d[0] => Decoder0.IN7
d[1] => Decoder0.IN6
d[2] => Decoder0.IN5
d[3] => Decoder0.IN4
d[4] => Decoder0.IN3
d[5] => Decoder0.IN2
d[6] => Decoder0.IN1
d[7] => Decoder0.IN0
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE