control.hier_info

是一些很好的FPGA设计实例

|control
en => i[30].CLK
en => i[29].CLK
en => i[28].CLK
en => i[27].CLK
en => i[26].CLK
en => i[25].CLK
en => i[24].CLK
en => i[23].CLK
en => i[22].CLK
en => i[21].CLK
en => i[20].CLK
en => i[19].CLK
en => i[18].CLK
en => i[17].CLK
en => i[16].CLK
en => i[15].CLK
en => i[14].CLK
en => i[13].CLK
en => i[12].CLK
en => i[11].CLK
en => i[10].CLK
en => i[9].CLK
en => i[8].CLK
en => i[7].CLK
en => i[6].CLK
en => i[5].CLK
en => i[4].CLK
en => i[3].CLK
en => i[2].CLK
en => i[1].CLK
en => i[0].CLK
en => DATA[23]~reg0.CLK
en => DATA[22]~reg0.CLK
en => DATA[21]~reg0.CLK
en => DATA[20]~reg0.CLK
en => DATA[19]~reg0.CLK
en => DATA[18]~reg0.CLK
en => DATA[17]~reg0.CLK
en => DATA[16]~reg0.CLK
en => DATA[15]~reg0.CLK
en => DATA[14]~reg0.CLK
en => DATA[13]~reg0.CLK
en => DATA[12]~reg0.CLK
en => DATA[11]~reg0.CLK
en => DATA[10]~reg0.CLK
en => DATA[9]~reg0.CLK
en => DATA[8]~reg0.CLK
en => DATA[7]~reg0.CLK
en => DATA[6]~reg0.CLK
en => DATA[5]~reg0.CLK
en => DATA[4]~reg0.CLK
en => DATA[3]~reg0.CLK
en => DATA[2]~reg0.CLK
en => DATA[1]~reg0.CLK
en => DATA[0]~reg0.CLK
en => always0~0.CLK
en => always0~1.CLK
en => always0~3.CLK
en => always0~5.CLK
en => always0~7.CLK
en => always0~9.CLK
en => always0~11.CLK
en => always0~13.CLK
en => always0~15.CLK
en => always0~17.CLK
en => always0~19.CLK
en => always0~21.CLK
en => always0~23.CLK
en => always0~25.CLK
en => always0~27.CLK
en => always0~29.CLK
en => always0~31.CLK
en => always0~33.CLK
en => always0~35.CLK
en => always0~37.CLK
en => always0~39.CLK
en => always0~41.CLK
en => always0~43.CLK
en => always0~45.CLK
en => i[31].CLK
D[0] => Equal0.IN1
D[0] => DATA[20]~reg0.DATAIN
D[0] => DATA[16]~reg0.DATAIN
D[0] => DATA[12]~reg0.DATAIN
D[0] => DATA[8]~reg0.DATAIN
D[0] => DATA[4]~reg0.DATAIN
D[0] => DATA[0]~reg0.DATAIN
D[1] => Equal0.IN3
D[1] => DATA[21]~reg0.DATAIN
D[1] => DATA[17]~reg0.DATAIN
D[1] => DATA[13]~reg0.DATAIN
D[1] => DATA[9]~reg0.DATAIN
D[1] => DATA[5]~reg0.DATAIN
D[1] => DATA[1]~reg0.DATAIN
D[2] => Equal0.IN0
D[2] => DATA[22]~reg0.DATAIN
D[2] => DATA[18]~reg0.DATAIN
D[2] => DATA[14]~reg0.DATAIN
D[2] => DATA[10]~reg0.DATAIN
D[2] => DATA[6]~reg0.DATAIN
D[2] => DATA[2]~reg0.DATAIN
D[3] => Equal0.IN2
D[3] => DATA[23]~reg0.DATAIN
D[3] => DATA[19]~reg0.DATAIN
D[3] => DATA[15]~reg0.DATAIN
D[3] => DATA[11]~reg0.DATAIN
D[3] => DATA[7]~reg0.DATAIN
D[3] => DATA[3]~reg0.DATAIN
DATA[0] <= always0~47.DB_MAX_OUTPUT_PORT_TYPE
DATA[1] <= always0~46.DB_MAX_OUTPUT_PORT_TYPE
DATA[2] <= always0~44.DB_MAX_OUTPUT_PORT_TYPE
DATA[3] <= always0~42.DB_MAX_OUTPUT_PORT_TYPE
DATA[4] <= always0~40.DB_MAX_OUTPUT_PORT_TYPE
DATA[5] <= always0~38.DB_MAX_OUTPUT_PORT_TYPE
DATA[6] <= always0~36.DB_MAX_OUTPUT_PORT_TYPE
DATA[7] <= always0~34.DB_MAX_OUTPUT_PORT_TYPE
DATA[8] <= always0~32.DB_MAX_OUTPUT_PORT_TYPE
DATA[9] <= always0~30.DB_MAX_OUTPUT_PORT_TYPE
DATA[10] <= always0~28.DB_MAX_OUTPUT_PORT_TYPE
DATA[11] <= always0~26.DB_MAX_OUTPUT_PORT_TYPE
DATA[12] <= always0~24.DB_MAX_OUTPUT_PORT_TYPE
DATA[13] <= always0~22.DB_MAX_OUTPUT_PORT_TYPE
DATA[14] <= always0~20.DB_MAX_OUTPUT_PORT_TYPE
DATA[15] <= always0~18.DB_MAX_OUTPUT_PORT_TYPE
DATA[16] <= always0~16.DB_MAX_OUTPUT_PORT_TYPE
DATA[17] <= always0~14.DB_MAX_OUTPUT_PORT_TYPE
DATA[18] <= always0~12.DB_MAX_OUTPUT_PORT_TYPE
DATA[19] <= always0~10.DB_MAX_OUTPUT_PORT_TYPE
DATA[20] <= always0~8.DB_MAX_OUTPUT_PORT_TYPE
DATA[21] <= always0~6.DB_MAX_OUTPUT_PORT_TYPE
DATA[22] <= always0~4.DB_MAX_OUTPUT_PORT_TYPE
DATA[23] <= always0~2.DB_MAX_OUTPUT_PORT_TYPE