control1.tan.rpt

是一些很好的FPGA设计实例

; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; control:inst|i[8]  ; control:inst|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; control:inst|i[8]  ; control:inst|DATA[6]  ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; control:inst|i[8]  ; control:inst|DATA[5]  ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; control:inst|i[8]  ; control:inst|DATA[4]  ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; control:inst|i[1]  ; control:inst|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; control:inst|i[9]  ; control:inst|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; control:inst|i[1]  ; control:inst|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; control:inst|i[1]  ; control:inst|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; control:inst|i[9]  ; control:inst|DATA[8]  ; CLK        ; CLK      ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; control:inst|i[9]  ; control:inst|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; control:inst|i[9]  ; control:inst|DATA[6]  ; CLK        ; CLK      ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; control:inst|i[9]  ; control:inst|DATA[5]  ; CLK        ; CLK      ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; control:inst|i[9]  ; control:inst|DATA[4]  ; CLK        ; CLK      ; None                        ; None                      ; 16.900 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; 74175:inst1|14     ; control:inst|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 11.500 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[10] ; control:inst|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; 74175:inst1|14     ; control:inst|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 11.500 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; 74175:inst1|14     ; control:inst|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 11.500 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[2]  ; control:inst|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[2]  ; control:inst|DATA[14] ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[2]  ; control:inst|DATA[13] ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[2]  ; control:inst|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[4]  ; control:inst|DATA[11] ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[4]  ; control:inst|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[4]  ; control:inst|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[10] ; control:inst|DATA[8]  ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[10] ; control:inst|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[10] ; control:inst|DATA[6]  ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[10] ; control:inst|DATA[5]  ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; control:inst|i[10] ; control:inst|DATA[4]  ; CLK        ; CLK      ; None                        ; None                      ; 16.800 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[11] ; control:inst|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[2]  ; control:inst|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[2]  ; control:inst|DATA[18] ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[2]  ; control:inst|DATA[17] ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[2]  ; control:inst|DATA[16] ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[3]  ; control:inst|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[3]  ; control:inst|DATA[14] ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[3]  ; control:inst|DATA[13] ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[3]  ; control:inst|DATA[12] ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[5]  ; control:inst|DATA[11] ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[5]  ; control:inst|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[5]  ; control:inst|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[11] ; control:inst|DATA[8]  ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[11] ; control:inst|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[11] ; control:inst|DATA[6]  ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[11] ; control:inst|DATA[5]  ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[11] ; control:inst|DATA[4]  ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[2]  ; control:inst|DATA[3]  ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[2]  ; control:inst|DATA[2]  ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[2]  ; control:inst|DATA[1]  ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; control:inst|i[2]  ; control:inst|DATA[0]  ; CLK        ; CLK      ; None                        ; None                      ; 16.700 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; 74175:inst1|16     ; control:inst|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 11.400 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; 74175:inst1|13     ; control:inst|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 11.400 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; control:inst|i[4]  ; control:inst|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 16.600 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; control:inst|i[12] ; control:inst|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 16.600 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; 74175:inst1|16     ; control:inst|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 11.400 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; 74175:inst1|13     ; control:inst|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 11.400 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; control:inst|i[4]  ; control:inst|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 16.600 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; 74175:inst1|16     ; control:inst|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 11.400 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; 74175:inst1|13     ; control:inst|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 11.400 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; control:inst|i[4]  ; control:inst|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 16.600 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; control:inst|i[3]  ; control:inst|DATA[19] ; CLK        ; CLK      ; None                        ; None                      ; 16.600 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; control:inst|i[3]  ; control:inst|DATA[18] ; CLK        ; CLK      ; None                        ; None                      ; 16.600 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; control:inst|i[3]  ; control:inst|DATA[17] ; CLK        ; CLK      ; None                        ; None                      ; 16.600 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; control:inst|i[3]  ; control:inst|DATA[16] ; CLK        ; CLK      ; None                        ; None                      ; 16.600 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; control:inst|i[6]  ; control:inst|DATA[15] ; CLK        ; CLK      ; None                        ; None                      ; 16.600 ns               ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; control:inst|i[6]  ; control:inst|DATA[14] ; CLK        ; CLK      ; None                        ; None                      ; 16.600 ns               ;