control1.tan.rpt

是一些很好的FPGA设计实例

; N/A                                     ; 53.76 MHz ( period = 18.600 ns )                    ; control:inst|i[7]  ; control:inst|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 17.600 ns               ;
; N/A                                     ; 53.76 MHz ( period = 18.600 ns )                    ; control:inst|i[7]  ; control:inst|DATA[6]  ; CLK        ; CLK      ; None                        ; None                      ; 17.600 ns               ;
; N/A                                     ; 53.76 MHz ( period = 18.600 ns )                    ; control:inst|i[7]  ; control:inst|DATA[5]  ; CLK        ; CLK      ; None                        ; None                      ; 17.600 ns               ;
; N/A                                     ; 53.76 MHz ( period = 18.600 ns )                    ; control:inst|i[7]  ; control:inst|DATA[4]  ; CLK        ; CLK      ; None                        ; None                      ; 17.600 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; control:inst|i[1]  ; control:inst|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; control:inst|i[2]  ; control:inst|DATA[11] ; CLK        ; CLK      ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; control:inst|i[2]  ; control:inst|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; control:inst|i[2]  ; control:inst|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; control:inst|i[1]  ; control:inst|DATA[8]  ; CLK        ; CLK      ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; control:inst|i[1]  ; control:inst|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; control:inst|i[1]  ; control:inst|DATA[6]  ; CLK        ; CLK      ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; control:inst|i[1]  ; control:inst|DATA[5]  ; CLK        ; CLK      ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 54.05 MHz ( period = 18.500 ns )                    ; control:inst|i[1]  ; control:inst|DATA[4]  ; CLK        ; CLK      ; None                        ; None                      ; 17.500 ns               ;
; N/A                                     ; 54.35 MHz ( period = 18.400 ns )                    ; 74175:inst1|15     ; control:inst|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 54.35 MHz ( period = 18.400 ns )                    ; control:inst|i[3]  ; control:inst|DATA[11] ; CLK        ; CLK      ; None                        ; None                      ; 17.400 ns               ;
; N/A                                     ; 54.35 MHz ( period = 18.400 ns )                    ; control:inst|i[3]  ; control:inst|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 17.400 ns               ;
; N/A                                     ; 54.35 MHz ( period = 18.400 ns )                    ; control:inst|i[3]  ; control:inst|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 17.400 ns               ;
; N/A                                     ; 54.35 MHz ( period = 18.400 ns )                    ; 74175:inst1|15     ; control:inst|DATA[8]  ; CLK        ; CLK      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 54.35 MHz ( period = 18.400 ns )                    ; 74175:inst1|15     ; control:inst|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 54.35 MHz ( period = 18.400 ns )                    ; 74175:inst1|15     ; control:inst|DATA[6]  ; CLK        ; CLK      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 54.35 MHz ( period = 18.400 ns )                    ; 74175:inst1|15     ; control:inst|DATA[5]  ; CLK        ; CLK      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 54.35 MHz ( period = 18.400 ns )                    ; 74175:inst1|15     ; control:inst|DATA[4]  ; CLK        ; CLK      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 54.64 MHz ( period = 18.300 ns )                    ; control:inst|i[2]  ; control:inst|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 17.300 ns               ;
; N/A                                     ; 54.64 MHz ( period = 18.300 ns )                    ; control:inst|i[2]  ; control:inst|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 17.300 ns               ;
; N/A                                     ; 54.64 MHz ( period = 18.300 ns )                    ; control:inst|i[2]  ; control:inst|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 17.300 ns               ;
; N/A                                     ; 54.64 MHz ( period = 18.300 ns )                    ; control:inst|i[6]  ; control:inst|DATA[11] ; CLK        ; CLK      ; None                        ; None                      ; 17.300 ns               ;
; N/A                                     ; 54.64 MHz ( period = 18.300 ns )                    ; control:inst|i[6]  ; control:inst|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 17.300 ns               ;
; N/A                                     ; 54.64 MHz ( period = 18.300 ns )                    ; control:inst|i[6]  ; control:inst|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 17.300 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; control:inst|i[3]  ; control:inst|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; control:inst|i[4]  ; control:inst|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; control:inst|i[3]  ; control:inst|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; control:inst|i[3]  ; control:inst|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; 74175:inst1|14     ; control:inst|DATA[11] ; CLK        ; CLK      ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; control:inst|i[7]  ; control:inst|DATA[11] ; CLK        ; CLK      ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; 74175:inst1|14     ; control:inst|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; control:inst|i[7]  ; control:inst|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; 74175:inst1|14     ; control:inst|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; control:inst|i[7]  ; control:inst|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; control:inst|i[4]  ; control:inst|DATA[8]  ; CLK        ; CLK      ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; control:inst|i[4]  ; control:inst|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; control:inst|i[4]  ; control:inst|DATA[6]  ; CLK        ; CLK      ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; control:inst|i[4]  ; control:inst|DATA[5]  ; CLK        ; CLK      ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 54.95 MHz ( period = 18.200 ns )                    ; control:inst|i[4]  ; control:inst|DATA[4]  ; CLK        ; CLK      ; None                        ; None                      ; 17.200 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; control:inst|i[6]  ; control:inst|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; control:inst|i[5]  ; control:inst|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; control:inst|i[6]  ; control:inst|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; control:inst|i[6]  ; control:inst|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; control:inst|i[1]  ; control:inst|DATA[11] ; CLK        ; CLK      ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; control:inst|i[1]  ; control:inst|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; control:inst|i[1]  ; control:inst|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; control:inst|i[5]  ; control:inst|DATA[8]  ; CLK        ; CLK      ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; control:inst|i[5]  ; control:inst|DATA[7]  ; CLK        ; CLK      ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; control:inst|i[5]  ; control:inst|DATA[6]  ; CLK        ; CLK      ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; control:inst|i[5]  ; control:inst|DATA[5]  ; CLK        ; CLK      ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 55.25 MHz ( period = 18.100 ns )                    ; control:inst|i[5]  ; control:inst|DATA[4]  ; CLK        ; CLK      ; None                        ; None                      ; 17.100 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; control:inst|i[7]  ; control:inst|DATA[23] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; control:inst|i[8]  ; control:inst|DATA[22] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; control:inst|i[7]  ; control:inst|DATA[21] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; control:inst|i[7]  ; control:inst|DATA[20] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; 74175:inst1|16     ; control:inst|DATA[11] ; CLK        ; CLK      ; None                        ; None                      ; 11.600 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; 74175:inst1|13     ; control:inst|DATA[11] ; CLK        ; CLK      ; None                        ; None                      ; 11.600 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; 74175:inst1|16     ; control:inst|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 11.600 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; 74175:inst1|13     ; control:inst|DATA[10] ; CLK        ; CLK      ; None                        ; None                      ; 11.600 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; 74175:inst1|16     ; control:inst|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 11.600 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; 74175:inst1|13     ; control:inst|DATA[9]  ; CLK        ; CLK      ; None                        ; None                      ; 11.600 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; control:inst|i[8]  ; control:inst|DATA[8]  ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;