keyboard.fit.rpt

是一些很好的FPGA设计实例

; 19    ; cfm        ; LVTTL/LVCMOS ;
; 20    ; GND_INT    ;              ;
; 21    ; VCC_INT    ;              ;
; 22    ; VCC_IO     ;              ;
; 23    ; GND_INT    ;              ;
; 24    ; shift      ; LVTTL/LVCMOS ;
; 25    ; GND*       ;              ;
; 26    ; GND*       ;              ;
; 27    ; GND*       ;              ;
; 28    ; GND*       ;              ;
; 29    ; GND*       ;              ;
; 30    ; DATA[6]    ; LVTTL/LVCMOS ;
; 31    ; GND*       ;              ;
; 32    ; GND_INT    ;              ;
; 33    ; VCC_INT    ;              ;
; 34    ; VCC_IO     ;              ;
; 35    ; GND_INT    ;              ;
; 36    ; DATA[18]   ; LVTTL/LVCMOS ;
; 37    ; DATA[14]   ; LVTTL/LVCMOS ;
; 38    ; DATA[15]   ; LVTTL/LVCMOS ;
; 39    ; DATA[2]    ; LVTTL/LVCMOS ;
; 40    ; DATA[1]    ; LVTTL/LVCMOS ;
; 41    ; DATA[23]   ; LVTTL/LVCMOS ;
; 42    ; VCC_IO     ;              ;
; 43    ; GND_INT    ;              ;
; 44    ; signal     ; LVTTL/LVCMOS ;
; 45    ; GND*       ;              ;
; 46    ; GND*       ;              ;
; 47    ; GND*       ;              ;
; 48    ; VCC_INT    ;              ;
; 49    ; GND_INT    ;              ;
; 50    ; #TMS       ;              ;
; 51    ; #TRST      ;              ;
; 52    ; ^nSTATUS   ;              ;
; 53    ; GND*       ;              ;
; 54    ; DATA[13]   ; LVTTL/LVCMOS ;
; 55    ; GND*       ;              ;
; 56    ; GND*       ;              ;
; 57    ; GND*       ;              ;
; 58    ; Q[3]       ; LVTTL/LVCMOS ;
; 59    ; GND_INT    ;              ;
; 60    ; Q[2]       ; LVTTL/LVCMOS ;
; 61    ; Q[1]       ; LVTTL/LVCMOS ;
; 62    ; Q[0]       ; LVTTL/LVCMOS ;
; 63    ; C[3]       ; LVTTL/LVCMOS ;
; 64    ; C[2]       ; LVTTL/LVCMOS ;
; 65    ; C[1]       ; LVTTL/LVCMOS ;
; 66    ; VCC_IO     ;              ;
; 67    ; C[0]       ; LVTTL/LVCMOS ;
; 68    ; GND*       ;              ;
; 69    ; GND*       ;              ;
; 70    ; GND*       ;              ;
; 71    ; GND*       ;              ;
; 72    ; VCC_INT    ;              ;
; 73    ; DATA[21]   ; LVTTL/LVCMOS ;
; 74    ; DATA[22]   ; LVTTL/LVCMOS ;
; 75    ; DATA[4]    ; LVTTL/LVCMOS ;
; 76    ; GND_INT    ;              ;
; 77    ; VCC_CKLK   ;              ;
; 78    ; GND+       ;              ;
; 79    ; clk        ; LVTTL/LVCMOS ;
; 80    ; GND+       ;              ;
; 81    ; GND_CKLK   ;              ;
; 82    ; GND_INT    ;              ;
; 83    ; GND*       ;              ;
; 84    ; VCC_IO     ;              ;
; 85    ; DATA[16]   ; LVTTL/LVCMOS ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; GND*       ;              ;
; 89    ; GND*       ;              ;
; 90    ; GND*       ;              ;
; 91    ; VCC_INT    ;              ;
; 92    ; GND*       ;              ;
; 93    ; GND*       ;              ;
; 94    ; GND*       ;              ;
; 95    ; GND*       ;              ;
; 96    ; GND*       ;              ;
; 97    ; GND*       ;              ;
; 98    ; VCC_IO     ;              ;
; 99    ; GND*       ;              ;
; 100   ; GND*       ;              ;
; 101   ; GND*       ;              ;
; 102   ; GND*       ;              ;
; 103   ; GND*       ;              ;
; 104   ; GND*       ;              ;
; 105   ; ^nCONFIG   ;              ;
; 106   ; VCC_INT    ;              ;
; 107   ; ^MSEL1     ;              ;
; 108   ; ^MSEL0     ;              ;
; 109   ; GND_INT    ;              ;
; 110   ; VCC_IO     ;              ;
; 111   ; GND*       ;              ;
; 112   ; GND*       ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; GND*       ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND_INT    ;              ;
; 118   ; VCC_IO     ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; GND*       ;              ;
; 122   ; DATA[0]    ; LVTTL/LVCMOS ;
; 123   ; GND_INT    ;              ;
; 124   ; VCC_INT    ;              ;
; 125   ; GND*       ;              ;
; 126   ; GND*       ;              ;
; 127   ; GND*       ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND_INT    ;              ;
; 130   ; VCC_INT    ;              ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; GND*       ;              ;
; 134   ; GND*       ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND_INT    ;              ;
; 138   ; VCC_IO     ;              ;
; 139   ; DATA[17]   ; LVTTL/LVCMOS ;
; 140   ; DATA[20]   ; LVTTL/LVCMOS ;
; 141   ; DATA[8]    ; LVTTL/LVCMOS ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
; 145   ; GND_INT    ;              ;
; 146   ; VCC_IO     ;              ;
; 147   ; GND*       ;              ;
; 148   ; GND*       ;              ;
; 149   ; GND*       ;              ;
; 150   ; GND*       ;              ;
; 151   ; GND_INT    ;              ;
; 152   ; VCC_INT    ;              ;
; 153   ; #TDI       ;              ;
; 154   ; ^nCE       ;              ;
; 155   ; ^DCLK      ;              ;
; 156   ; ^DATA0     ;              ;
; 157   ; GND*       ;              ;
; 158   ; GND*       ;              ;
; 159   ; GND*       ;              ;
; 160   ; GND*       ;              ;
; 161   ; GND*       ;              ;
; 162   ; GND*       ;              ;
; 163   ; GND*       ;              ;
; 164   ; GND*       ;              ;
; 165   ; VCC_IO     ;              ;
; 166   ; GND*       ;              ;
; 167   ; GND*       ;              ;
; 168   ; GND*       ;              ;
; 169   ; GND*       ;              ;
; 170   ; GND*       ;              ;
; 171   ; GND_INT    ;              ;
; 172   ; GND*       ;              ;
; 173   ; GND*       ;              ;
; 174   ; GND*       ;              ;
; 175   ; GND*       ;              ;
; 176   ; GND*       ;              ;
; 177   ; GND*       ;              ;
; 178   ; VCC_IO     ;              ;
; 179   ; GND*       ;              ;
; 180   ; GND*       ;              ;
; 181   ; GND_INT    ;              ;
; 182   ; GND+       ;              ;
; 183   ; clk1       ; LVTTL/LVCMOS ;
; 184   ; GND+       ;              ;
; 185   ; VCC_INT    ;              ;
; 186   ; DATA[5]    ; LVTTL/LVCMOS ;
; 187   ; GND*       ;              ;
; 188   ; GND_INT    ;              ;
; 189   ; DATA[7]    ; LVTTL/LVCMOS ;
; 190   ; GND*       ;              ;
; 191   ; DATA[11]   ; LVTTL/LVCMOS ;
; 192   ; DATA[9]    ; LVTTL/LVCMOS ;
; 193   ; GND*       ;              ;
; 194   ; VCC_IO     ;              ;
; 195   ; GND*       ;              ;
; 196   ; GND*       ;              ;
; 197   ; GND*       ;              ;
; 198   ; GND*       ;              ;
; 199   ; GND*       ;              ;
; 200   ; GND*       ;              ;
; 201   ; VCC_INT    ;              ;
; 202   ; GND*       ;              ;
; 203   ; GND*       ;              ;
; 204   ; GND*       ;              ;
; 205   ; DATA[19]   ; LVTTL/LVCMOS ;
; 206   ; GND*       ;              ;
; 207   ; DATA[3]    ; LVTTL/LVCMOS ;
; 208   ; DATA[12]   ; LVTTL/LVCMOS ;
+-------+------------+--------------+


+------------------------------------------------------------------------------------------+
; Control Signals                                                                          ;
+----------------------------------------+---------+---------+--------------+--------------+
; Name                                   ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+----------------------------------------+---------+---------+--------------+--------------+
; 7493:inst5|16                          ; LC1_C32 ; 46      ; Clock        ; Non-global   ;
; 7493:inst5|15                          ; LC3_E21 ; 24      ; Clock enable ; Non-global   ;