📄 reg_latch.fit.rpt
字号:
; 30 ; 29 ; -- ; GND ; gnd ; ; ; ;
; 31 ; 30 ; -- ; GND* ; ; ; ; ;
; 32 ; 31 ; -- ; +TCK ; input ; LVTTL ; ; N ;
; 33 ; 32 ; -- ; GND* ; ; ; ; ;
; 34 ; 33 ; -- ; GND* ; ; ; ; ;
; 35 ; 34 ; -- ; VCCIO ; power ; ; 3.3V ; ;
; 36 ; 35 ; -- ; GND* ; ; ; ; ;
; 37 ; 36 ; -- ; GND* ; ; ; ; ;
; 38 ; 37 ; -- ; *TDO ; output ; LVTTL ; ; N ;
; 39 ; 38 ; -- ; GND* ; ; ; ; ;
; 40 ; 39 ; -- ; GND* ; ; ; ; ;
; 41 ; 40 ; -- ; GND* ; ; ; ; ;
; 42 ; 41 ; -- ; GND ; gnd ; ; ; ;
; 43 ; 42 ; -- ; CLK ; input ; LVTTL ; ; N ;
; 44 ; 43 ; -- ; 2D ; input ; LVTTL ; ; N ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
+--------------------------------------------------------------------------------------------------+
; I/O Standard ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; LVTTL ; - ; 3 ; 0 ; 0 ; 3 ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
+--------------------------------------------------------------------+
; Dedicated Inputs I/O ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; 2D ; 44 ; Input ; -- ; LVTTL ; - ; 0 mA ;
; CLK ; 43 ; Input ; -- ; LVTTL ; - ; 0 mA ;
; CLRN ; 1 ; Input ; -- ; LVTTL ; - ; 0 mA ;
+------+-------+-------+-------+--------------+------------+---------+
+-----------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+--------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
; 2.5 V ; 10 pF ; Not Available ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+-----------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+-----------------------+
; |reg_latch ; 8 ; 18 ; |reg_latch ;
; |74175:inst| ; 8 ; 0 ; |reg_latch|74175:inst ;
+----------------------------+------------+------+-----------------------+
+---------------------------------------------------------------------------------------------+
; Control Signals ;
+------+----------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+--------------+--------+----------------------+------------------+
; CLK ; PIN_43 ; 4 ; Clock ; yes ; On ; -- ;
; CLRN ; PIN_1 ; 4 ; Async. clear ; yes ; On ; -- ;
+------+----------+---------+--------------+--------+----------------------+------------------+
+---------------------------------------------------------------------+
; Global & Other Fast Signals ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLK ; PIN_43 ; 4 ; On ; -- ;
; CLRN ; PIN_1 ; 4 ; On ; -- ;
+------+----------+---------+----------------------+------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------+---------------+
; Name ; Fan-Out ;
+-----------------+---------------+
; 74175:inst|13 ; 2 ;
; 74175:inst|14 ; 2 ;
; 74175:inst|15 ; 2 ;
; 74175:inst|16 ; 2 ;
; 4D ; 1 ;
; 1D ; 1 ;
; 2D ; 1 ;
; 3D ; 1 ;
; 74175:inst|13~2 ; 1 ;
; 74175:inst|14~2 ; 1 ;
; 74175:inst|15~2 ; 1 ;
; 74175:inst|16~2 ; 1 ;
+-----------------+---------------+
+----------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+-----------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+-----------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 8 / 72 ( 11 % ) ;
+----------------------------+-----------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 4.00) ; Number of LABs (Total = 1) ;
+----------------------------------------+-----------------------------+
; 0 ; 1 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 1 ;
+----------------------------------------+-----------------------------+
+--------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+---------------+---------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+---------------+---------------------+
; A ; LC1 ; CLK, CLRN, 1D ; 1Q, 74175:inst|16~2 ;
; A ; LC2 ; CLK, CLRN, 2D ; 2Q, 74175:inst|15~2 ;
; A ; LC3 ; CLK, CLRN, 3D ; 3Q, 74175:inst|14~2 ;
; A ; LC5 ; CLK, CLRN, 4D ; 4Q, 74175:inst|13~2 ;
; A ; LC6 ; 74175:inst|16 ; 1QN ;
; A ; LC7 ; 74175:inst|15 ; 2QN ;
; A ; LC8 ; 74175:inst|14 ; 3QN ;
; A ; LC10 ; 74175:inst|13 ; 4QN ;
+-----+------------+---------------+---------------------+
+-------------------------------------------------------------------------+
; Fitter Device Options ;
+----------------------------------------------+--------------------------+
; Option ; Setting ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off ;
; Enable device-wide reset (DEV_CLRn) ; Off ;
; Enable device-wide output enable (DEV_OE) ; Off ;
; Enable INIT_DONE output ; Off ;
; Configuration scheme ; Passive Serial ;
; Reserve all unused pins ; As output driving ground ;
; Security bit ; Off ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+--------------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 6.0 Build 178 04/27/2006 SJ Full Version
Info: Processing started: Fri Jan 26 16:30:33 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off reg_latch -c reg_latch
Info: Selected device EPM7032AELC44-4 for design "reg_latch"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Fri Jan 26 16:30:34 2007
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -