setpw.sim.rpt

是一些很好的FPGA设计实例

; |setpw|a[19]         ; |setpw|a[19]         ; data_out0        ;
; |setpw|Equal0~488    ; |setpw|Equal0~488    ; data_out0        ;
; |setpw|DATA[3]       ; |setpw|DATA[3]       ; dataout          ;
; |setpw|DATA[5]       ; |setpw|DATA[5]       ; dataout          ;
; |setpw|DATA[6]       ; |setpw|DATA[6]       ; dataout          ;
; |setpw|DATA[7]       ; |setpw|DATA[7]       ; dataout          ;
; |setpw|DATA[8]       ; |setpw|DATA[8]       ; dataout          ;
; |setpw|DATA[9]       ; |setpw|DATA[9]       ; dataout          ;
; |setpw|DATA[10]      ; |setpw|DATA[10]      ; dataout          ;
; |setpw|DATA[11]      ; |setpw|DATA[11]      ; dataout          ;
; |setpw|DATA[12]      ; |setpw|DATA[12]      ; dataout          ;
; |setpw|DATA[13]      ; |setpw|DATA[13]      ; dataout          ;
; |setpw|DATA[14]      ; |setpw|DATA[14]      ; dataout          ;
; |setpw|DATA[15]      ; |setpw|DATA[15]      ; dataout          ;
; |setpw|DATA[16]      ; |setpw|DATA[16]      ; dataout          ;
; |setpw|DATA[17]      ; |setpw|DATA[17]      ; dataout          ;
; |setpw|DATA[18]      ; |setpw|DATA[18]      ; dataout          ;
; |setpw|DATA[19]      ; |setpw|DATA[19]      ; dataout          ;
; |setpw|DATA[20]      ; |setpw|DATA[20]      ; dataout          ;
; |setpw|DATA[21]      ; |setpw|DATA[21]      ; dataout          ;
; |setpw|DATA[22]      ; |setpw|DATA[22]      ; dataout          ;
; |setpw|DATA[23]      ; |setpw|DATA[23]      ; dataout          ;
; |setpw|DOUT[2]       ; |setpw|DOUT[2]       ; padio            ;
; |setpw|DOUT[3]       ; |setpw|DOUT[3]       ; padio            ;
; |setpw|DOUT[5]       ; |setpw|DOUT[5]       ; padio            ;
; |setpw|DOUT[6]       ; |setpw|DOUT[6]       ; padio            ;
; |setpw|DOUT[7]       ; |setpw|DOUT[7]       ; padio            ;
; |setpw|DOUT[8]       ; |setpw|DOUT[8]       ; padio            ;
; |setpw|DOUT[9]       ; |setpw|DOUT[9]       ; padio            ;
; |setpw|DOUT[10]      ; |setpw|DOUT[10]      ; padio            ;
; |setpw|DOUT[11]      ; |setpw|DOUT[11]      ; padio            ;
; |setpw|DOUT[12]      ; |setpw|DOUT[12]      ; padio            ;
; |setpw|DOUT[13]      ; |setpw|DOUT[13]      ; padio            ;
; |setpw|DOUT[14]      ; |setpw|DOUT[14]      ; padio            ;
; |setpw|DOUT[15]      ; |setpw|DOUT[15]      ; padio            ;
; |setpw|DOUT[16]      ; |setpw|DOUT[16]      ; padio            ;
; |setpw|DOUT[17]      ; |setpw|DOUT[17]      ; padio            ;
; |setpw|DOUT[18]      ; |setpw|DOUT[18]      ; padio            ;
; |setpw|DOUT[19]      ; |setpw|DOUT[19]      ; padio            ;
; |setpw|DOUT[20]      ; |setpw|DOUT[20]      ; padio            ;
; |setpw|DOUT[21]      ; |setpw|DOUT[21]      ; padio            ;
; |setpw|DOUT[22]      ; |setpw|DOUT[22]      ; padio            ;
; |setpw|DOUT[23]      ; |setpw|DOUT[23]      ; padio            ;
+----------------------+----------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------+
; Missing 0-Value Coverage                                       ;
+----------------------+----------------------+------------------+
; Node Name            ; Output Port Name     ; Output Port Type ;
+----------------------+----------------------+------------------+
; |setpw|DOUT[0]~reg0  ; |setpw|DOUT[0]~reg0  ; data_out0        ;
; |setpw|DOUT[1]~reg0  ; |setpw|DOUT[1]~reg0  ; data_out0        ;
; |setpw|DOUT[2]~reg0  ; |setpw|DOUT[2]~reg0  ; data_out0        ;
; |setpw|DOUT[3]~reg0  ; |setpw|DOUT[3]~reg0  ; data_out0        ;
; |setpw|DOUT[4]~reg0  ; |setpw|DOUT[4]~reg0  ; data_out0        ;
; |setpw|DOUT[5]~reg0  ; |setpw|DOUT[5]~reg0  ; data_out0        ;
; |setpw|DOUT[6]~reg0  ; |setpw|DOUT[6]~reg0  ; data_out0        ;
; |setpw|DOUT[7]~reg0  ; |setpw|DOUT[7]~reg0  ; data_out0        ;
; |setpw|DOUT[8]~reg0  ; |setpw|DOUT[8]~reg0  ; data_out0        ;
; |setpw|DOUT[9]~reg0  ; |setpw|DOUT[9]~reg0  ; data_out0        ;
; |setpw|DOUT[10]~reg0 ; |setpw|DOUT[10]~reg0 ; data_out0        ;
; |setpw|DOUT[11]~reg0 ; |setpw|DOUT[11]~reg0 ; data_out0        ;
; |setpw|DOUT[12]~reg0 ; |setpw|DOUT[12]~reg0 ; data_out0        ;
; |setpw|DOUT[13]~reg0 ; |setpw|DOUT[13]~reg0 ; data_out0        ;
; |setpw|DOUT[14]~reg0 ; |setpw|DOUT[14]~reg0 ; data_out0        ;
; |setpw|DOUT[15]~reg0 ; |setpw|DOUT[15]~reg0 ; data_out0        ;
; |setpw|DOUT[16]~reg0 ; |setpw|DOUT[16]~reg0 ; data_out0        ;
; |setpw|DOUT[17]~reg0 ; |setpw|DOUT[17]~reg0 ; data_out0        ;
; |setpw|DOUT[18]~reg0 ; |setpw|DOUT[18]~reg0 ; data_out0        ;
; |setpw|DOUT[19]~reg0 ; |setpw|DOUT[19]~reg0 ; data_out0        ;
; |setpw|DOUT[20]~reg0 ; |setpw|DOUT[20]~reg0 ; data_out0        ;
; |setpw|DOUT[21]~reg0 ; |setpw|DOUT[21]~reg0 ; data_out0        ;
; |setpw|DOUT[22]~reg0 ; |setpw|DOUT[22]~reg0 ; data_out0        ;
; |setpw|DOUT[23]~reg0 ; |setpw|DOUT[23]~reg0 ; data_out0        ;
; |setpw|a[9]          ; |setpw|a[9]          ; data_out0        ;
; |setpw|a[12]         ; |setpw|a[12]         ; data_out0        ;
; |setpw|Equal0~497    ; |setpw|Equal0~497    ; cascout          ;
; |setpw|a[8]          ; |setpw|a[8]          ; data_out0        ;
; |setpw|a[16]         ; |setpw|a[16]         ; data_out0        ;
; |setpw|Equal0~483    ; |setpw|Equal0~483    ; data_out0        ;
; |setpw|a[14]         ; |setpw|a[14]         ; data_out0        ;
; |setpw|a[6]          ; |setpw|a[6]          ; data_out0        ;
; |setpw|Equal0~500    ; |setpw|Equal0~500    ; cascout          ;
; |setpw|a[11]         ; |setpw|a[11]         ; data_out0        ;
; |setpw|a[1]          ; |setpw|a[1]          ; data_out0        ;
; |setpw|a[17]         ; |setpw|a[17]         ; data_out0        ;
; |setpw|a[7]          ; |setpw|a[7]          ; data_out0        ;
; |setpw|Equal0~503    ; |setpw|Equal0~503    ; cascout          ;
; |setpw|a[22]         ; |setpw|a[22]         ; data_out0        ;
; |setpw|a[10]         ; |setpw|a[10]         ; data_out0        ;
; |setpw|Equal0~485    ; |setpw|Equal0~485    ; data_out0        ;
; |setpw|a[4]          ; |setpw|a[4]          ; data_out0        ;
; |setpw|a[15]         ; |setpw|a[15]         ; data_out0        ;
; |setpw|a[0]          ; |setpw|a[0]          ; data_out0        ;
; |setpw|a[20]         ; |setpw|a[20]         ; data_out0        ;
; |setpw|a[18]         ; |setpw|a[18]         ; data_out0        ;
; |setpw|Equal0~509    ; |setpw|Equal0~509    ; cascout          ;
; |setpw|a[13]         ; |setpw|a[13]         ; data_out0        ;
; |setpw|a[21]         ; |setpw|a[21]         ; data_out0        ;
; |setpw|Equal0~487    ; |setpw|Equal0~487    ; data_out0        ;
; |setpw|a[23]         ; |setpw|a[23]         ; data_out0        ;
; |setpw|a[3]          ; |setpw|a[3]          ; data_out0        ;
; |setpw|Equal0~512    ; |setpw|Equal0~512    ; cascout          ;
; |setpw|a[5]          ; |setpw|a[5]          ; data_out0        ;
; |setpw|a[19]         ; |setpw|a[19]         ; data_out0        ;
; |setpw|Equal0~488    ; |setpw|Equal0~488    ; data_out0        ;
; |setpw|DATA[3]       ; |setpw|DATA[3]       ; dataout          ;
; |setpw|DATA[5]       ; |setpw|DATA[5]       ; dataout          ;
; |setpw|DATA[6]       ; |setpw|DATA[6]       ; dataout          ;
; |setpw|DATA[7]       ; |setpw|DATA[7]       ; dataout          ;
; |setpw|DATA[8]       ; |setpw|DATA[8]       ; dataout          ;
; |setpw|DATA[9]       ; |setpw|DATA[9]       ; dataout          ;
; |setpw|DATA[10]      ; |setpw|DATA[10]      ; dataout          ;
; |setpw|DATA[11]      ; |setpw|DATA[11]      ; dataout          ;
; |setpw|DATA[12]      ; |setpw|DATA[12]      ; dataout          ;
; |setpw|DATA[13]      ; |setpw|DATA[13]      ; dataout          ;
; |setpw|DATA[14]      ; |setpw|DATA[14]      ; dataout          ;
; |setpw|DATA[15]      ; |setpw|DATA[15]      ; dataout          ;
; |setpw|DATA[16]      ; |setpw|DATA[16]      ; dataout          ;
; |setpw|DATA[17]      ; |setpw|DATA[17]      ; dataout          ;
; |setpw|DATA[18]      ; |setpw|DATA[18]      ; dataout          ;
; |setpw|DATA[19]      ; |setpw|DATA[19]      ; dataout          ;
; |setpw|DATA[20]      ; |setpw|DATA[20]      ; dataout          ;
; |setpw|DATA[21]      ; |setpw|DATA[21]      ; dataout          ;
; |setpw|DATA[22]      ; |setpw|DATA[22]      ; dataout          ;
; |setpw|DATA[23]      ; |setpw|DATA[23]      ; dataout          ;
; |setpw|DOUT[0]       ; |setpw|DOUT[0]       ; padio            ;
; |setpw|DOUT[1]       ; |setpw|DOUT[1]       ; padio            ;
; |setpw|DOUT[2]       ; |setpw|DOUT[2]       ; padio            ;
; |setpw|DOUT[3]       ; |setpw|DOUT[3]       ; padio            ;
; |setpw|DOUT[4]       ; |setpw|DOUT[4]       ; padio            ;
; |setpw|DOUT[5]       ; |setpw|DOUT[5]       ; padio            ;
; |setpw|DOUT[6]       ; |setpw|DOUT[6]       ; padio            ;
; |setpw|DOUT[7]       ; |setpw|DOUT[7]       ; padio            ;
; |setpw|DOUT[8]       ; |setpw|DOUT[8]       ; padio            ;
; |setpw|DOUT[9]       ; |setpw|DOUT[9]       ; padio            ;
; |setpw|DOUT[10]      ; |setpw|DOUT[10]      ; padio            ;
; |setpw|DOUT[11]      ; |setpw|DOUT[11]      ; padio            ;
; |setpw|DOUT[12]      ; |setpw|DOUT[12]      ; padio            ;
; |setpw|DOUT[13]      ; |setpw|DOUT[13]      ; padio            ;
; |setpw|DOUT[14]      ; |setpw|DOUT[14]      ; padio            ;
; |setpw|DOUT[15]      ; |setpw|DOUT[15]      ; padio            ;
; |setpw|DOUT[16]      ; |setpw|DOUT[16]      ; padio            ;
; |setpw|DOUT[17]      ; |setpw|DOUT[17]      ; padio            ;
; |setpw|DOUT[18]      ; |setpw|DOUT[18]      ; padio            ;
; |setpw|DOUT[19]      ; |setpw|DOUT[19]      ; padio            ;
; |setpw|DOUT[20]      ; |setpw|DOUT[20]      ; padio            ;
; |setpw|DOUT[21]      ; |setpw|DOUT[21]      ; padio            ;
; |setpw|DOUT[22]      ; |setpw|DOUT[22]      ; padio            ;
; |setpw|DOUT[23]      ; |setpw|DOUT[23]      ; padio            ;
+----------------------+----------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 6.0 Build 178 04/27/2006 SJ Full Version
    Info: Processing started: Wed Feb 28 03:08:53 2007
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off setpw -c setpw
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      13.04 %
Info: Number of transitions in simulation is 131
Info: Vector file setpw.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Processing ended: Wed Feb 28 03:08:54 2007
    Info: Elapsed time: 00:00:01