odd_fren.hier_info
来自「是一些很好的FPGA设计实例」· HIER_INFO 代码 · 共 9 行
HIER_INFO
9 行
|Odd_Fren
Clk => P2~0.IN0
Clk => O_r[0].CLK
Clk => O_r[1].CLK
Clk => O_ro.CLK
O <= O~reg0.DB_MAX_OUTPUT_PORT_TYPE
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?