yiweijcq.hier_info
来自「是一些很好的FPGA设计实例」· HIER_INFO 代码 · 共 10 行
HIER_INFO
10 行
|yiweijcq
din => a.DATAIN
clk => c.CLK
clk => b.CLK
clk => a.CLK
clk => dout~reg0.CLK
dout <= dout~reg0.DB_MAX_OUTPUT_PORT_TYPE
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?