jishuqi.hier_info

是一些很好的FPGA设计实例

|jishuqi
clk => \count:temp[2].CLK
clk => \count:temp[1].CLK
clk => \count:temp[0].CLK
clk => \count:temp[3].CLK
digit[0] <= \count:temp[0].DB_MAX_OUTPUT_PORT_TYPE
digit[1] <= \count:temp[1].DB_MAX_OUTPUT_PORT_TYPE
digit[2] <= \count:temp[2].DB_MAX_OUTPUT_PORT_TYPE
digit[3] <= \count:temp[3].DB_MAX_OUTPUT_PORT_TYPE