📄 untitled.syn
字号:
JDF B
// Created by Version 6.1
PROJECT Untitled
DESIGN untitled Normal
DEVKIT LFXP3C-3P208C
ENTRY Schematic/Verilog HDL
MODULE cis_system.v
MODSTYLE clock Normal
MODSTYLE cis_system Normal
TESTFIXTURE cis_system cis_test.v
MODSTYLE cis_scan Normal
MODULE clk0.v
MODSTYLE clk0 Normal
SYNTHESIS_TOOL Synplify
TOPMODULE cis_system
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -