sxh.map.rpt

来自「TI公司的TLC5510的用VHDL写的控制器及其仿真」· RPT 代码 · 共 604 行 · 第 1/4 页

;                                              ;                               ;
; Total combinational functions                ; 0                             ;
; Combinational ALUT usage by number of inputs ;                               ;
;     -- 7 input functions                     ; 0                             ;
;     -- 6 input functions                     ; 0                             ;
;     -- 5 input functions                     ; 0                             ;
;     -- 4 input functions                     ; 0                             ;
;     -- <=3 input functions                   ; 0                             ;
;                                              ;                               ;
; Combinational ALUTs by mode                  ;                               ;
;     -- normal mode                           ; 0                             ;
;     -- extended LUT mode                     ; 0                             ;
;     -- arithmetic mode                       ; 0                             ;
;     -- shared arithmetic mode                ; 0                             ;
;                                              ;                               ;
; Estimated ALUT/register pairs used           ; 0                             ;
;                                              ;                               ;
; Total registers                              ; 0                             ;
;     -- Dedicated logic registers             ; 0                             ;
;     -- I/O registers                         ; 0                             ;
;                                              ;                               ;
;                                              ;                               ;
; I/O pins                                     ; 6                             ;
; Total PLLs                                   ; 1                             ;
; Maximum fan-out node                         ; altpll:altpll_component|_clk0 ;
; Maximum fan-out                              ; 3                             ;
; Total fan-out                                ; 6                             ;
; Average fan-out                              ; 0.86                          ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                      ;
+------------------------------+-------------------+--------------+-------------------+--------------+---------+-----------+-----------+------+--------------+------------------------------+--------------+
; Compilation Hierarchy Node   ; LC Combinationals ; LC Registers ; Block Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Full Hierarchy Name          ; Library Name ;
+------------------------------+-------------------+--------------+-------------------+--------------+---------+-----------+-----------+------+--------------+------------------------------+--------------+
; |SXH                         ; 0 (0)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 6    ; 0            ; |SXH                         ; work         ;
;    |altpll:altpll_component| ; 0 (0)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |SXH|altpll:altpll_component ; work         ;
+------------------------------+-------------------+--------------+-------------------+--------------+---------+-----------+-----------+------+--------------+------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: altpll:altpll_component ;
+-------------------------------+-------------------+------------------+
; Parameter Name                ; Value             ; Type             ;
+-------------------------------+-------------------+------------------+
; OPERATION_MODE                ; NORMAL            ; Untyped          ;
; PLL_TYPE                      ; AUTO              ; Untyped          ;
; QUALIFY_CONF_DONE             ; OFF               ; Untyped          ;
; COMPENSATE_CLOCK              ; CLK0              ; Untyped          ;
; SCAN_CHAIN                    ; LONG              ; Untyped          ;
; PRIMARY_CLOCK                 ; INCLK0            ; Untyped          ;
; INCLK0_INPUT_FREQUENCY        ; 25000             ; Signed Integer   ;
; INCLK1_INPUT_FREQUENCY        ; 0                 ; Untyped          ;
; GATE_LOCK_SIGNAL              ; NO                ; Untyped          ;
; GATE_LOCK_COUNTER             ; 0                 ; Untyped          ;
; LOCK_HIGH                     ; 1                 ; Untyped          ;
; LOCK_LOW                      ; 1                 ; Untyped          ;
; VALID_LOCK_MULTIPLIER         ; 1                 ; Signed Integer   ;
; INVALID_LOCK_MULTIPLIER       ; 5                 ; Signed Integer   ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF               ; Untyped          ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF               ; Untyped          ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF               ; Untyped          ;
; SKIP_VCO                      ; OFF               ; Untyped          ;
; SWITCH_OVER_COUNTER           ; 0                 ; Untyped          ;
; SWITCH_OVER_TYPE              ; AUTO              ; Untyped          ;
; FEEDBACK_SOURCE               ; EXTCLK0           ; Untyped          ;
; BANDWIDTH                     ; 0                 ; Untyped          ;
; BANDWIDTH_TYPE                ; AUTO              ; Untyped          ;
; SPREAD_FREQUENCY              ; 0                 ; Untyped          ;
; DOWN_SPREAD                   ; 0                 ; Untyped          ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF               ; Untyped          ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF               ; Untyped          ;
; CLK9_MULTIPLY_BY              ; 0                 ; Untyped          ;
; CLK8_MULTIPLY_BY              ; 0                 ; Untyped          ;
; CLK7_MULTIPLY_BY              ; 0                 ; Untyped          ;
; CLK6_MULTIPLY_BY              ; 0                 ; Untyped          ;
; CLK5_MULTIPLY_BY              ; 1                 ; Untyped          ;
; CLK4_MULTIPLY_BY              ; 1                 ; Untyped          ;
; CLK3_MULTIPLY_BY              ; 1                 ; Untyped          ;
; CLK2_MULTIPLY_BY              ; 1                 ; Untyped          ;
; CLK1_MULTIPLY_BY              ; 1                 ; Signed Integer   ;
; CLK0_MULTIPLY_BY              ; 1                 ; Signed Integer   ;
; CLK9_DIVIDE_BY                ; 0                 ; Untyped          ;
; CLK8_DIVIDE_BY                ; 0                 ; Untyped          ;
; CLK7_DIVIDE_BY                ; 0                 ; Untyped          ;
; CLK6_DIVIDE_BY                ; 0                 ; Untyped          ;
; CLK5_DIVIDE_BY                ; 1                 ; Untyped          ;
; CLK4_DIVIDE_BY                ; 1                 ; Untyped          ;
; CLK3_DIVIDE_BY                ; 1                 ; Untyped          ;
; CLK2_DIVIDE_BY                ; 1                 ; Untyped          ;
; CLK1_DIVIDE_BY                ; 4                 ; Signed Integer   ;
; CLK0_DIVIDE_BY                ; 439               ; Signed Integer   ;
; CLK9_PHASE_SHIFT              ; 0                 ; Untyped          ;
; CLK8_PHASE_SHIFT              ; 0                 ; Untyped          ;
; CLK7_PHASE_SHIFT              ; 0                 ; Untyped          ;
; CLK6_PHASE_SHIFT              ; 0                 ; Untyped          ;
; CLK5_PHASE_SHIFT              ; 0                 ; Untyped          ;
; CLK4_PHASE_SHIFT              ; 0                 ; Untyped          ;
; CLK3_PHASE_SHIFT              ; 0                 ; Untyped          ;
; CLK2_PHASE_SHIFT              ; 0                 ; Untyped          ;
; CLK1_PHASE_SHIFT              ; 0                 ; Untyped          ;
; CLK0_PHASE_SHIFT              ; 0                 ; Untyped          ;
; CLK5_TIME_DELAY               ; 0                 ; Untyped          ;
; CLK4_TIME_DELAY               ; 0                 ; Untyped          ;
; CLK3_TIME_DELAY               ; 0                 ; Untyped          ;
; CLK2_TIME_DELAY               ; 0                 ; Untyped          ;
; CLK1_TIME_DELAY               ; 0                 ; Untyped          ;
; CLK0_TIME_DELAY               ; 0                 ; Untyped          ;
; CLK9_DUTY_CYCLE               ; 50                ; Untyped          ;
; CLK8_DUTY_CYCLE               ; 50                ; Untyped          ;
; CLK7_DUTY_CYCLE               ; 50                ; Untyped          ;
; CLK6_DUTY_CYCLE               ; 50                ; Untyped          ;
; CLK5_DUTY_CYCLE               ; 50                ; Untyped          ;
; CLK4_DUTY_CYCLE               ; 50                ; Untyped          ;
; CLK3_DUTY_CYCLE               ; 50                ; Untyped          ;
; CLK2_DUTY_CYCLE               ; 50                ; Untyped          ;
; CLK1_DUTY_CYCLE               ; 50                ; Signed Integer   ;
; CLK0_DUTY_CYCLE               ; 50                ; Signed Integer   ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped          ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped          ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped          ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped          ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped          ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped          ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped          ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped          ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped          ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped          ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped          ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped          ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped          ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped          ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped          ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped          ;