tlc5510.fit.rpt

TI公司的TLC5510的用VHDL写的控制器及其仿真

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                             ;
+--------------------+----------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name               ; Location       ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------+----------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                ; PIN_86         ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; RST                ; PIN_17         ; 9       ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; STA_G_CURRENTSTATE ; LCFF_X1_Y6_N21 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+--------------------+----------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                         ;
+--------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name               ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------+----------------+---------+----------------------+------------------+---------------------------+
; RST                ; PIN_17         ; 9       ; Global Clock         ; GCLK2            ; --                        ;
; STA_G_CURRENTSTATE ; LCFF_X1_Y6_N21 ; 8       ; Global Clock         ; GCLK1            ; --                        ;
+--------------------+----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------+----------+
; Name                 ; Fan-Out  ;
+----------------------+----------+
; STA_G_CURRENTSTATE   ; 3        ;
; DATA[7]~reg0feeder   ; 1        ;
; DATA[6]~reg0feeder   ; 1        ;
; DATA[5]~reg0feeder   ; 1        ;
; DATA[4]~reg0feeder   ; 1        ;
; DATA[1]~reg0feeder   ; 1        ;
; DATA[0]~reg0feeder   ; 1        ;
; D[7]                 ; 1        ;
; D[6]                 ; 1        ;
; D[5]                 ; 1        ;
; D[4]                 ; 1        ;
; D[3]                 ; 1        ;
; D[2]                 ; 1        ;
; D[1]                 ; 1        ;
; D[0]                 ; 1        ;
; CLK                  ; 1        ;
; CTLOE                ; 1        ;
; STA_G_CURRENTSTATE~2 ; 1        ;
; DATA[7]~reg0         ; 1        ;
; DATA[6]~reg0         ; 1        ;
; DATA[5]~reg0         ; 1        ;
; DATA[4]~reg0         ; 1        ;
; DATA[3]~reg0         ; 1        ;
; DATA[2]~reg0         ; 1        ;
; DATA[1]~reg0         ; 1        ;
; DATA[0]~reg0         ; 1        ;
+----------------------+----------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 20 / 15,666 ( < 1 % ) ;
; C16 interconnects          ; 2 / 812 ( < 1 % )     ;
; C4 interconnects           ; 15 / 11,424 ( < 1 % ) ;
; Direct links               ; 3 / 15,666 ( < 1 % )  ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; Local interconnects        ; 0 / 4,608 ( 0 % )     ;
; R24 interconnects          ; 5 / 652 ( < 1 % )     ;
; R4 interconnects           ; 11 / 13,328 ( < 1 % ) ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 1.00) ; Number of LABs  (Total = 9) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 9                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 0                           ;
; 11                                         ; 0                           ;
; 12                                         ; 0                           ;
; 13                                         ; 0                           ;
; 14                                         ; 0                           ;
; 15                                         ; 0                           ;
; 16                                         ; 0                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 2.00) ; Number of LABs  (Total = 9) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 9                           ;
; 1 Clock                            ; 9                           ;
+------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 1.78) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 2                           ;
; 2                                           ; 7                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+--------------------------------------