fadd.v

来自「用verilog设计的FIR滤波器。滤波器需要很快的处理速度」· Verilog 代码 · 共 10 行

module Fadd(a,b,in,sum,cout);
input a,b,in;
output cout,sum;

//assign cout=a^b^in;
//assign sum=(a&&!b&&!in||!a&&b&&!in||!a&&!b&&in||a&&b&&in);
assign cout=(a&&b||b&&in||a&&in);
assign sum=a^b^in;

endmodule