t_wallace.v

用verilog设计的FIR滤波器。滤波器需要很快的处理速度

module T_Wallace();

reg[9:0] P0,P1,P2,P3;
wire[15:0] FINAL;

WallaceAdd WalAdd(P0,P1,P2,P3,FINAL);

initial begin
    P0=0;P1=0;P2=0;P3=0;
#10 P0=12;
#10 P1=100;
#10 P2=554;
#10 P3=-219;
#10 $stop;
end

endmodule