crcsend.sim.rpt

来自「用vhdl代码实现循环冗余检验」· RPT 代码 · 共 286 行 · 第 1/2 页

; |crcsend|hsend        ; |crcsend|hsend            ; padio            ;
; |crcsend|CLK          ; |crcsend|CLK~corein       ; combout          ;
; |crcsend|datald       ; |crcsend|datald~corein    ; combout          ;
; |crcsend|sdata[7]     ; |crcsend|sdata[7]~corein  ; combout          ;
; |crcsend|sdata[8]     ; |crcsend|sdata[8]~corein  ; combout          ;
; |crcsend|sdata[9]     ; |crcsend|sdata[9]~corein  ; combout          ;
; |crcsend|sdata[10]    ; |crcsend|sdata[10]~corein ; combout          ;
; |crcsend|sdata[11]    ; |crcsend|sdata[11]~corein ; combout          ;
; |crcsend|sdata[0]     ; |crcsend|sdata[0]~corein  ; combout          ;
; |crcsend|sdata[1]     ; |crcsend|sdata[1]~corein  ; combout          ;
; |crcsend|sdata[2]     ; |crcsend|sdata[2]~corein  ; combout          ;
; |crcsend|sdata[3]     ; |crcsend|sdata[3]~corein  ; combout          ;
; |crcsend|sdata[4]     ; |crcsend|sdata[4]~corein  ; combout          ;
; |crcsend|sdata[5]     ; |crcsend|sdata[5]~corein  ; combout          ;
; |crcsend|sdata[6]     ; |crcsend|sdata[6]~corein  ; combout          ;
+-----------------------+---------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                   ;
+----------------------------+----------------------------+------------------+
; Node Name                  ; Output Port Name           ; Output Port Type ;
+----------------------------+----------------------------+------------------+
; |crcsend|datacrco[4]~reg0  ; |crcsend|datacrco[4]~reg0  ; regout           ;
; |crcsend|datacrco[6]~reg0  ; |crcsend|datacrco[6]~reg0  ; regout           ;
; |crcsend|datacrco[7]~reg0  ; |crcsend|datacrco[7]~reg0  ; regout           ;
; |crcsend|datacrco[8]~reg0  ; |crcsend|datacrco[8]~reg0  ; regout           ;
; |crcsend|datacrco[9]~reg0  ; |crcsend|datacrco[9]~reg0  ; regout           ;
; |crcsend|datacrco[10]~reg0 ; |crcsend|datacrco[10]~reg0 ; regout           ;
; |crcsend|datacrco[11]~reg0 ; |crcsend|datacrco[11]~reg0 ; regout           ;
; |crcsend|datacrco[12]~reg0 ; |crcsend|datacrco[12]~reg0 ; regout           ;
; |crcsend|datacrco[13]~reg0 ; |crcsend|datacrco[13]~reg0 ; regout           ;
; |crcsend|datacrco[14]~reg0 ; |crcsend|datacrco[14]~reg0 ; regout           ;
; |crcsend|datacrco[15]~reg0 ; |crcsend|datacrco[15]~reg0 ; regout           ;
; |crcsend|sdatam[1]         ; |crcsend|sdatam[1]         ; regout           ;
; |crcsend|sdatam[2]         ; |crcsend|sdatam[2]         ; regout           ;
; |crcsend|sdatam[3]         ; |crcsend|sdatam[3]         ; regout           ;
; |crcsend|sdatam[4]         ; |crcsend|sdatam[4]         ; regout           ;
; |crcsend|sdatam[5]         ; |crcsend|sdatam[5]         ; regout           ;
; |crcsend|sdatam[6]         ; |crcsend|sdatam[6]         ; regout           ;
; |crcsend|sdatam[7]         ; |crcsend|sdatam[7]         ; regout           ;
; |crcsend|sdatam[8]         ; |crcsend|sdatam[8]         ; regout           ;
; |crcsend|sdatam[9]         ; |crcsend|sdatam[9]         ; regout           ;
; |crcsend|sdatam[10]        ; |crcsend|sdatam[10]        ; regout           ;
; |crcsend|datacrco[4]       ; |crcsend|datacrco[4]       ; padio            ;
; |crcsend|datacrco[6]       ; |crcsend|datacrco[6]       ; padio            ;
; |crcsend|datacrco[7]       ; |crcsend|datacrco[7]       ; padio            ;
; |crcsend|datacrco[8]       ; |crcsend|datacrco[8]       ; padio            ;
; |crcsend|datacrco[9]       ; |crcsend|datacrco[9]       ; padio            ;
; |crcsend|datacrco[10]      ; |crcsend|datacrco[10]      ; padio            ;
; |crcsend|datacrco[11]      ; |crcsend|datacrco[11]      ; padio            ;
; |crcsend|datacrco[12]      ; |crcsend|datacrco[12]      ; padio            ;
; |crcsend|datacrco[13]      ; |crcsend|datacrco[13]      ; padio            ;
; |crcsend|datacrco[14]      ; |crcsend|datacrco[14]      ; padio            ;
; |crcsend|datacrco[15]      ; |crcsend|datacrco[15]      ; padio            ;
+----------------------------+----------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                   ;
+----------------------------+----------------------------+------------------+
; Node Name                  ; Output Port Name           ; Output Port Type ;
+----------------------------+----------------------------+------------------+
; |crcsend|datacrco[0]~reg0  ; |crcsend|datacrco[0]~reg0  ; regout           ;
; |crcsend|datacrco[1]~reg0  ; |crcsend|datacrco[1]~reg0  ; regout           ;
; |crcsend|datacrco[2]~reg0  ; |crcsend|datacrco[2]~reg0  ; regout           ;
; |crcsend|datacrco[3]~reg0  ; |crcsend|datacrco[3]~reg0  ; regout           ;
; |crcsend|datacrco[4]~reg0  ; |crcsend|datacrco[4]~reg0  ; regout           ;
; |crcsend|datacrco[5]~reg0  ; |crcsend|datacrco[5]~reg0  ; regout           ;
; |crcsend|datacrco[6]~reg0  ; |crcsend|datacrco[6]~reg0  ; regout           ;
; |crcsend|datacrco[7]~reg0  ; |crcsend|datacrco[7]~reg0  ; regout           ;
; |crcsend|datacrco[8]~reg0  ; |crcsend|datacrco[8]~reg0  ; regout           ;
; |crcsend|datacrco[9]~reg0  ; |crcsend|datacrco[9]~reg0  ; regout           ;
; |crcsend|datacrco[10]~reg0 ; |crcsend|datacrco[10]~reg0 ; regout           ;
; |crcsend|datacrco[11]~reg0 ; |crcsend|datacrco[11]~reg0 ; regout           ;
; |crcsend|datacrco[12]~reg0 ; |crcsend|datacrco[12]~reg0 ; regout           ;
; |crcsend|datacrco[13]~reg0 ; |crcsend|datacrco[13]~reg0 ; regout           ;
; |crcsend|datacrco[14]~reg0 ; |crcsend|datacrco[14]~reg0 ; regout           ;
; |crcsend|datacrco[15]~reg0 ; |crcsend|datacrco[15]~reg0 ; regout           ;
; |crcsend|datacrco[16]~reg0 ; |crcsend|datacrco[16]~reg0 ; regout           ;
; |crcsend|sdatam[0]         ; |crcsend|sdatam[0]         ; regout           ;
; |crcsend|sdatam[1]         ; |crcsend|sdatam[1]         ; regout           ;
; |crcsend|sdatam[2]         ; |crcsend|sdatam[2]         ; regout           ;
; |crcsend|sdatam[3]         ; |crcsend|sdatam[3]         ; regout           ;
; |crcsend|sdatam[4]         ; |crcsend|sdatam[4]         ; regout           ;
; |crcsend|sdatam[5]         ; |crcsend|sdatam[5]         ; regout           ;
; |crcsend|sdatam[6]         ; |crcsend|sdatam[6]         ; regout           ;
; |crcsend|sdatam[7]         ; |crcsend|sdatam[7]         ; regout           ;
; |crcsend|sdatam[8]         ; |crcsend|sdatam[8]         ; regout           ;
; |crcsend|sdatam[9]         ; |crcsend|sdatam[9]         ; regout           ;
; |crcsend|sdatam[10]        ; |crcsend|sdatam[10]        ; regout           ;
; |crcsend|sdatam[11]        ; |crcsend|sdatam[11]        ; regout           ;
; |crcsend|datacrco[0]       ; |crcsend|datacrco[0]       ; padio            ;
; |crcsend|datacrco[1]       ; |crcsend|datacrco[1]       ; padio            ;
; |crcsend|datacrco[2]       ; |crcsend|datacrco[2]       ; padio            ;
; |crcsend|datacrco[3]       ; |crcsend|datacrco[3]       ; padio            ;
; |crcsend|datacrco[4]       ; |crcsend|datacrco[4]       ; padio            ;
; |crcsend|datacrco[5]       ; |crcsend|datacrco[5]       ; padio            ;
; |crcsend|datacrco[6]       ; |crcsend|datacrco[6]       ; padio            ;
; |crcsend|datacrco[7]       ; |crcsend|datacrco[7]       ; padio            ;
; |crcsend|datacrco[8]       ; |crcsend|datacrco[8]       ; padio            ;
; |crcsend|datacrco[9]       ; |crcsend|datacrco[9]       ; padio            ;
; |crcsend|datacrco[10]      ; |crcsend|datacrco[10]      ; padio            ;
; |crcsend|datacrco[11]      ; |crcsend|datacrco[11]      ; padio            ;
; |crcsend|datacrco[12]      ; |crcsend|datacrco[12]      ; padio            ;
; |crcsend|datacrco[13]      ; |crcsend|datacrco[13]      ; padio            ;
; |crcsend|datacrco[14]      ; |crcsend|datacrco[14]      ; padio            ;
; |crcsend|datacrco[15]      ; |crcsend|datacrco[15]      ; padio            ;
; |crcsend|datacrco[16]      ; |crcsend|datacrco[16]      ; padio            ;
+----------------------------+----------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 8.0 Build 215 05/29/2008 SJ Full Version
    Info: Processing started: Mon May 04 22:41:11 2009
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off crcsend -c crcsend
Info: Using vector source file "D:/mydocument/crcsend/crcsend.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      50.00 %
Info: Number of transitions in simulation is 209
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 151 megabytes
    Info: Processing ended: Mon May 04 22:41:13 2009
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01