📄 receive_test.tan.rpt
字号:
; Report IO Paths Separately ; Off ; ; ; ;
; Perform Multicorner Analysis ; On ; ; ; ;
; Reports the worst-case path for each clock domain and analysis ; Off ; ; ; ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 246.67 MHz ( period = 4.054 ns ) ; bit_spacing[3] ; RxD_data[0]~reg0 ; clk ; clk ; None ; None ; 3.787 ns ;
; N/A ; 246.67 MHz ( period = 4.054 ns ) ; bit_spacing[3] ; RxD_data[1]~reg0 ; clk ; clk ; None ; None ; 3.787 ns ;
; N/A ; 246.67 MHz ( period = 4.054 ns ) ; bit_spacing[3] ; RxD_data[2]~reg0 ; clk ; clk ; None ; None ; 3.787 ns ;
; N/A ; 246.67 MHz ( period = 4.054 ns ) ; bit_spacing[3] ; RxD_data[3]~reg0 ; clk ; clk ; None ; None ; 3.787 ns ;
; N/A ; 246.67 MHz ( period = 4.054 ns ) ; bit_spacing[3] ; RxD_data[4]~reg0 ; clk ; clk ; None ; None ; 3.787 ns ;
; N/A ; 246.67 MHz ( period = 4.054 ns ) ; bit_spacing[3] ; RxD_data[5]~reg0 ; clk ; clk ; None ; None ; 3.787 ns ;
; N/A ; 246.67 MHz ( period = 4.054 ns ) ; bit_spacing[3] ; RxD_data[6]~reg0 ; clk ; clk ; None ; None ; 3.787 ns ;
; N/A ; 246.67 MHz ( period = 4.054 ns ) ; bit_spacing[3] ; RxD_data[7]~reg0 ; clk ; clk ; None ; None ; 3.787 ns ;
; N/A ; 247.77 MHz ( period = 4.036 ns ) ; bit_spacing[2] ; RxD_data[0]~reg0 ; clk ; clk ; None ; None ; 3.769 ns ;
; N/A ; 247.77 MHz ( period = 4.036 ns ) ; bit_spacing[2] ; RxD_data[1]~reg0 ; clk ; clk ; None ; None ; 3.769 ns ;
; N/A ; 247.77 MHz ( period = 4.036 ns ) ; bit_spacing[2] ; RxD_data[2]~reg0 ; clk ; clk ; None ; None ; 3.769 ns ;
; N/A ; 247.77 MHz ( period = 4.036 ns ) ; bit_spacing[2] ; RxD_data[3]~reg0 ; clk ; clk ; None ; None ; 3.769 ns ;
; N/A ; 247.77 MHz ( period = 4.036 ns ) ; bit_spacing[2] ; RxD_data[4]~reg0 ; clk ; clk ; None ; None ; 3.769 ns ;
; N/A ; 247.77 MHz ( period = 4.036 ns ) ; bit_spacing[2] ; RxD_data[5]~reg0 ; clk ; clk ; None ; None ; 3.769 ns ;
; N/A ; 247.77 MHz ( period = 4.036 ns ) ; bit_spacing[2] ; RxD_data[6]~reg0 ; clk ; clk ; None ; None ; 3.769 ns ;
; N/A ; 247.77 MHz ( period = 4.036 ns ) ; bit_spacing[2] ; RxD_data[7]~reg0 ; clk ; clk ; None ; None ; 3.769 ns ;
; N/A ; 256.74 MHz ( period = 3.895 ns ) ; bit_spacing[0] ; RxD_data[0]~reg0 ; clk ; clk ; None ; None ; 3.628 ns ;
; N/A ; 256.74 MHz ( period = 3.895 ns ) ; bit_spacing[0] ; RxD_data[1]~reg0 ; clk ; clk ; None ; None ; 3.628 ns ;
; N/A ; 256.74 MHz ( period = 3.895 ns ) ; bit_spacing[0] ; RxD_data[2]~reg0 ; clk ; clk ; None ; None ; 3.628 ns ;
; N/A ; 256.74 MHz ( period = 3.895 ns ) ; bit_spacing[0] ; RxD_data[3]~reg0 ; clk ; clk ; None ; None ; 3.628 ns ;
; N/A ; 256.74 MHz ( period = 3.895 ns ) ; bit_spacing[0] ; RxD_data[4]~reg0 ; clk ; clk ; None ; None ; 3.628 ns ;
; N/A ; 256.74 MHz ( period = 3.895 ns ) ; bit_spacing[0] ; RxD_data[5]~reg0 ; clk ; clk ; None ; None ; 3.628 ns ;
; N/A ; 256.74 MHz ( period = 3.895 ns ) ; bit_spacing[0] ; RxD_data[6]~reg0 ; clk ; clk ; None ; None ; 3.628 ns ;
; N/A ; 256.74 MHz ( period = 3.895 ns ) ; bit_spacing[0] ; RxD_data[7]~reg0 ; clk ; clk ; None ; None ; 3.628 ns ;
; N/A ; 261.99 MHz ( period = 3.817 ns ) ; state[1] ; bit_spacing[2] ; clk ; clk ; None ; None ; 3.556 ns ;
; N/A ; 261.99 MHz ( period = 3.817 ns ) ; state[1] ; bit_spacing[0] ; clk ; clk ; None ; None ; 3.556 ns ;
; N/A ; 261.99 MHz ( period = 3.817 ns ) ; state[1] ; bit_spacing[1] ; clk ; clk ; None ; None ; 3.556 ns ;
; N/A ; 266.81 MHz ( period = 3.748 ns ) ; state[0] ; bit_spacing[2] ; clk ; clk ; None ; None ; 3.487 ns ;
; N/A ; 266.81 MHz ( period = 3.748 ns ) ; state[0] ; bit_spacing[0] ; clk ; clk ; None ; None ; 3.487 ns ;
; N/A ; 266.81 MHz ( period = 3.748 ns ) ; state[0] ; bit_spacing[1] ; clk ; clk ; None ; None ; 3.487 ns ;
; N/A ; 270.64 MHz ( period = 3.695 ns ) ; bit_spacing[1] ; RxD_data[0]~reg0 ; clk ; clk ; None ; None ; 3.428 ns ;
; N/A ; 270.64 MHz ( period = 3.695 ns ) ; bit_spacing[1] ; RxD_data[1]~reg0 ; clk ; clk ; None ; None ; 3.428 ns ;
; N/A ; 270.64 MHz ( period = 3.695 ns ) ; bit_spacing[1] ; RxD_data[2]~reg0 ; clk ; clk ; None ; None ; 3.428 ns ;
; N/A ; 270.64 MHz ( period = 3.695 ns ) ; bit_spacing[1] ; RxD_data[3]~reg0 ; clk ; clk ; None ; None ; 3.428 ns ;
; N/A ; 270.64 MHz ( period = 3.695 ns ) ; bit_spacing[1] ; RxD_data[4]~reg0 ; clk ; clk ; None ; None ; 3.428 ns ;
; N/A ; 270.64 MHz ( period = 3.695 ns ) ; bit_spacing[1] ; RxD_data[5]~reg0 ; clk ; clk ; None ; None ; 3.428 ns ;
; N/A ; 270.64 MHz ( period = 3.695 ns ) ; bit_spacing[1] ; RxD_data[6]~reg0 ; clk ; clk ; None ; None ; 3.428 ns ;
; N/A ; 270.64 MHz ( period = 3.695 ns ) ; bit_spacing[1] ; RxD_data[7]~reg0 ; clk ; clk ; None ; None ; 3.428 ns ;
; N/A ; 281.06 MHz ( period = 3.558 ns ) ; state[3] ; RxD_data[0]~reg0 ; clk ; clk ; None ; None ; 3.294 ns ;
; N/A ; 281.06 MHz ( period = 3.558 ns ) ; state[3] ; RxD_data[1]~reg0 ; clk ; clk ; None ; None ; 3.294 ns ;
; N/A ; 281.06 MHz ( period = 3.558 ns ) ; state[3] ; RxD_data[2]~reg0 ; clk ; clk ; None ; None ; 3.294 ns ;
; N/A ; 281.06 MHz ( period = 3.558 ns ) ; state[3] ; RxD_data[3]~reg0 ; clk ; clk ; None ; None ; 3.294 ns ;
; N/A ; 281.06 MHz ( period = 3.558 ns ) ; state[3] ; RxD_data[4]~reg0 ; clk ; clk ; None ; None ; 3.294 ns ;
; N/A ; 281.06 MHz ( period = 3.558 ns ) ; state[3] ; RxD_data[5]~reg0 ; clk ; clk ; None ; None ; 3.294 ns ;
; N/A ; 281.06 MHz ( period = 3.558 ns ) ; state[3] ; RxD_data[6]~reg0 ; clk ; clk ; None ; None ; 3.294 ns ;
; N/A ; 281.06 MHz ( period = 3.558 ns ) ; state[3] ; RxD_data[7]~reg0 ; clk ; clk ; None ; None ; 3.294 ns ;
; N/A ; 288.43 MHz ( period = 3.467 ns ) ; Baud8GeneratorAcc[16] ; gap_count[4] ; clk ; clk ; None ; None ; 3.208 ns ;
; N/A ; 291.55 MHz ( period = 3.430 ns ) ; Baud8GeneratorAcc[16] ; RxD_data[0]~reg0 ; clk ; clk ; None ; None ; 3.168 ns ;
; N/A ; 291.55 MHz ( period = 3.430 ns ) ; Baud8GeneratorAcc[16] ; RxD_data[1]~reg0 ; clk ; clk ; None ; None ; 3.168 ns ;
; N/A ; 291.55 MHz ( period = 3.430 ns ) ; Baud8GeneratorAcc[16] ; RxD_data[2]~reg0 ; clk ; clk ; None ; None ; 3.168 ns ;
; N/A ; 291.55 MHz ( period = 3.430 ns ) ; Baud8GeneratorAcc[16] ; RxD_data[3]~reg0 ; clk ; clk ; None ; None ; 3.168 ns ;
; N/A ; 291.55 MHz ( period = 3.430 ns ) ; Baud8GeneratorAcc[16] ; RxD_data[4]~reg0 ; clk ; clk ; None ; None ; 3.168 ns ;
; N/A ; 291.55 MHz ( period = 3.430 ns ) ; Baud8GeneratorAcc[16] ; RxD_data[5]~reg0 ; clk ; clk ; None ; None ; 3.168 ns ;
; N/A ; 291.55 MHz ( period = 3.430 ns ) ; Baud8GeneratorAcc[16] ; RxD_data[6]~reg0 ; clk ; clk ; None ; None ; 3.168 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -